Ničle anticipator

[Galos]

Živjo, Mi lahko kdo pomaga s kodo verilog vodilnih nič anticipator. Njegova delovna zdi malo zapleteno! Vsaka vrsta pomoči bodo cenili ... Hvala

 

[j_andr]

Hi, Mi lahko kdo pomaga s kodo verilog vodilnih nič anticipator. Njegova delovna zdi malo zapleteno!

Google? Ne vem, če spodaj je tisto, kar potrebujete, pa je zapleteno ... in zelo hitro, na splošno - '1 'na položaju "i" v vhodni vektor določa '1' na položaju "i" v izhodni vektor in ponastavi vse izhodnih bitov pod "i"; [sintaksa = verilog] modul leading_zero (vhod [BIT_W-1: 0] d_in, izhodna reg [BIT_W-1: 0] d_out, izhodna reg [NR_W-1: 0] nr_of_zero, izhodna reg [NR_W-1: 0] one_position); localparam BIT_W = 16, NR_W = log2 (BIT_W), reg [BIT_W-1: 0] clr; genvar i; ustvarjajo for (i = 0; i