netlist napaka v Cadence virtuoz IC orodje oblikovanja

D

dragonfury

Guest
Jaz sem sooča z netlist napako, medtem ko teče vezje preskusni napravi, ki ima le en OTA subcircuit. Bilo je v redu delovati, ko sem končala preskusno napravo in tekel nekaj simulacij na njej. Po tem sem želel, da simulira objave postavitev tega OTA vezja, za katere sem preprosto vstavi izbrano datoteko ime kot izvedli v zadnjem delu tega Tutorial ([url = http://www.ece.virginia.edu/ ~ mrs8n / cadence/tutorial6.html] Cadence Vaje 6 [/url]). Po zagonu enkrat in kar lep rezultat, zdaj ko sem odstraniti ekstrahirane dela in vodenje le shematično daje netlist napake. Prosimo, da se lahko kdorkoli pomoč mi v tej številki. Poskušal sem izbrisati netlists in tudi varčevanje z novo OTA s kopijo lepljenje iz prejšnje, z nič Demokratični republiki Kongo, ekstrakcija ali LVS errors.but še vprašanje tam. S spoštovanjem
 

Welcome to EDABoard.com

Sponsor

Back
Top