napaka design po uvozu

A

avg_emp

Guest
hi all,

Jaz sem novi v kadenca SoC 5,2 in 5,2 uporabljajo obrtne knjižnice.
Po design uvoz jaz zaslužiti zmota kot: --

==> ERROR: ni mogoče najti "ure", ki se ujemajo z "CLK pin" (File. Constr.2578.pt, Line
9) <TCLCMD-917>.
==> ERROR: Ne morem dobiti uro opredelitev ura''(File. Constr.2578.pt,
Line 9) <TCLCMD-265>.
Info: read_dc_script končal z 0 OPOZORILO in 2 NAPAK <USER-400>.

prosimo, podrobno kako, da ga odstranite.
Hvala!

 
Živjo,

To je predvsem zaradi manjkajočih SDC ali manjkajočih CLK opredelitev ..check in dc vreme skripta CLK / CLK ime je opredeljena ali pravilno navedene ali ne, in če so določeni preverite, če pogostost in trajanje CLK CLK pravilno opredeljeni.Če je to opredeljeno pravilno ..potem je to jasen primer znižanju manjka SDC / IO omejitev.

 
Živjo,

Samo igral s. SDC datoteko in spremeni frekvenco in CLK CLK .......& uvozno obdobje znova ...... če se spet kaže napako pustiti mi znanje ..

s spoštovanjem
vreddy

 
Mogoče, ste zamudili uro Defintion.Če bi dobili boljše SDC datoteke omejitev iz dc sintezo.

 

Welcome to EDABoard.com

Sponsor

Back
Top