NANOSIM - HSpice netlist in VERILOG netlist simulacija

[tok47]

Hi All,Pred kratkim sem težave s katerimi se srečujejo pri uporabi NANOSIM.

Prvič, imam top Spice-netlist.

V tem netlist, bom določiti vse analogni bloki.In tudi pokličete nekaj digitalnih bloki.

In tisti digitalni bloki so bili opredeliti v drugi netlist VERILOG.

Kako naj jaz prost dostop svoj simulacija?
Jaz vztrajati pridobivanje zmota spodaj.Jaz dont znanje kako v rešiti.

ERROR: NanoSim: 0x30204008: Ne najdem subcircuit opredelitev ali funkcija model
pipe_interface na primer X_PIPE_INTERFACE0.
nanosim: ERROR: Gradnja na primer drevo ni uspelo.Program izhodi.HvalaRdgs
YY

 

[mengcy]

Obstaja nekaj težav, ko bo svoj drevesno strukturo.
Ali ste vključeni verilog datoteke netlist v vašem najvišji ravni netlist?
Preverite netlist strukturo, vidite, kako se vrata med analogno in digitalno so med seboj povezane.

 

[tok47]

Hvala za vaš odgovor.
Našel sem narobe coneection.
Ampak, zdaj drugo vprašanje ....

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />Najdeno pristanišče neusklajenost med netlist SPICE in verilog netlist.

Simulator ne more brati v tej in verilog netlist.
wire \ CH0_VSP_STATUS [2];
wire \ CH0_VSP_STATUS [3];
wire \ CH0_VSP_STATUS [6];
wire \ CH0_VSP_STATUS [7];

Torej, vztrajati, da je moja pritožba SPICE netlist ne more najti CH0_VSP_STATUS [5].

 

[nima1357]

hočem netlist datoteko za simulacijo polni seštevalnik z HSPICe

 

[adnan1988]

Jaz sem tudi videti zakaj netlist za seštevalnik v hspice.please help