MOS v seriji z upor - Vprašanje

[srikanth1986]

Imam N-MOSFET (sprejme Vt = 0.5V, VG = 1V) v seriji z upor (recimo 1K).
Sem se napetosti 3V po strukturi, z obema je mogoče polarnosti.

1.Kateri primeru pa bi videli trenutno večji in zakaj?
2.Kaj pa, če VG = 3V s nič drugega spremenilo?

Hvala vnaprej ...

 

[saruman1983]

Absolutna vrednost bo sedanjih biti enaka za oba primera.To se zgodi zato, ker struktura MOS je simetrično na splošno.To pomeni, da pristranskost določa, kateri je terminal, ki je vir in možganov (za NMOS viru na nižji terminalu napetosti, odteče v višjih terminal napetost) in tako, ko spremenite polarnost 3V, dva terminali so medsebojno izmenjavo .Dodano po 6 minutah:Če se poveča VG potem trenutno skozi MOS / upor serije kombinacija se bo povečal.Tudi, če je bila MOSFET deluje v zasičenem območju za VG = 1, potem z VG = 3, da lahko vstopijo triodno regiji, odvisno od obeh vrednosti parametrov upor in tranzistor.

 

[eecs4ever]

To zveni kot hw problem ...

Najprej, svoje nejasno, kako je pristranska telo nmos ... je vedno vezana na GND ali je vezana na enega od terminalov?

Če predpostavimo, za zdaj, da telo je vedno vezana na tla.Potem moramo preučiti tranzistor na odpor v dveh sestavah.Ko je tranzistor dan bližje tla vozlišče, bo njena Vgs je 1 V. V drugem primeru, Vgs bo manj kot 1V, kar tranzistor bolj uporovne.Podružnice z nižjimi upora proti skupnemu uporu bo izvedla več tok.enako v zadevi 3V.
Oprostite, toda morate prijavo na ogled te priloge