Moj prvi Verilog modula .. je zamočil .. : (

[ipunished]

Pozdravljeni, Im novi v Verilog in sem učenje sam .. Kaj im poskušamo storiti je, da ustvarite preprost sistem, del pa je irq timer modul ... njene naj za ustvarjanje pulza določi parameter in vsak utrip naj traja 4 ure ciklov. tukaj je tisto, kar i worte (njeno moj prvi Verilog modul)

 modul timer (vhod ura, vhod reset, izhod reg [15:00] irq), vedno @ (posedge uro ali posedge ponastavitev) začeti if (obnovljena | | ( IRQ == 16'h8000)) irq

 

[FvM]

je ura naj bi 32.768 Hz

, da bo dejansko 32769, kot vam kodo. Šteje 7fff, 8000, 0000.