Modeling prenos linije med simulacijo

A

azerty.t

Guest
Zdravo,
lahko nekdo, pomagajte mi, kako naj bi jaz modela prenosnega vrstico za LVDS voznik pod Kadenca environnement.Tu je primer imenovane (tline) v (analogLib) ampak jaz ne mislim, da je to primerno, ena in Jaz ne vem kaj naj dam kot parameter s tem tline.Moj Lvds bo povezava na Osnovni do FPGA z razdalje približno 20cm.

S spoštovanjem.
 

Welcome to EDABoard.com

Sponsor

Back
Top