MIG kot DDR2 krmilnik, virtex5

[hastidot]

Hi all sem z DDR2 krmilnik, MIG za virtex5 FPGA. Sem naletel na napako, ki ne vem kako rešiti. Jaz bom hvaležni za vsako pomoč: NAPAKA: NgdBuild: 924 - vhodni pad sito "SysClk" je vožnja brez varovalnih gradnike :: sad:

 

[mrflibble]

Za enkrat napaki opisuje dejansko napako. Potrebujete IBUFG tam. hitra rešitev:

 ne glede na modul ((* BUFFER_TYPE = "IBUFG" *) vhod SysClk, / / ​​v svoji izjavi modula pristanišča / / etc

Morda boste želeli preveriti XST priročnik ali Google za BUFFER_TYPE.

 

[hastidot]

Zahvaljujemo se vam za vaše odgovore, ampak nisem dobil pinto. Kako lahko uporabljam IBUFG za SysClk. Naj povezavo vmesnega pomnilnika Izhod diklorometana vhod?

 

[mrflibble]

Ta stvar je SysClk vhodni pin kajne? Ali naj začne ta drugače, bi to pomagalo, če bi lahko za več informacij o SysClk. Kje ga uporabljate, modulov, itd Ali SysClk zgodi, da bo signal, da se želite povezati na vhod za takta virov, kot so DCM ali PLL? Če je odgovor da, potem boste morali ustrezno rezervo.

 

[hastidot]

Ja. SysClk je vhodna vrata. Želim, da jo uporabljajo kot vhodni uro za blok diklorometana. tako da sem ga kot: clkdcm iclkdcm (CLKIN_IN (SysClk), ampak ta napaka se pojavi Kako lahko uporabljam Buffer, da bi odpravila problem Hvala vnaprej za vašo pomoč [color = "Silver"] [size = 1..? ] ---------- Post added at 15:08 ---------- Prejšnja objava je ob 15:08 ---------- [/size] [/COLOR] Da SysClk je vhodna vrata želim, da jo uporabljajo kot vhodni uro za blok diklorometana, zato sem ga kot:..... clkdcm iclkdcm (CLKIN_IN (SysClk), ampak ta napaka se pojavi Kako lahko uporabljam Buffer, da odpraviti problem? Hvala vnaprej za vašo pomoč

 

[mrflibble]

No, si oglejte dokumentacijo za diklorometana / PLL vhodov. To bo omenil kakšne vhodov počne in ne mara. To ne mara redne dolgočasne vložke. Prav rad globalne mreže ure. Zato potrebujete ibufg. In najbrž so "Vstavi IO Buffer Thingies" možnost obrnil na OFF, sicer bi orodje vstavili IBUFG za vas. Kakorkoli, poskusite to linijo sem vam dal, da bi rešili problem. In ne, ni v skladu s tem modulom lahko objavljajo tam. Kje sysclk prišel? Ali je vhod iz zunanjega oscilatorja CMOS? Hočeš IBUFG na vrh modula ravni, če je to SysClk prihaja iz držav zunaj FPGA.

 

[hastidot]

Najlepša hvala. Bilo je res koristno Da pa prihaja iz zunanjega oscillator.I bo preveril, da enkrat hvala

 

[hastidot]

Živjo Pravkar sem poskušal uporabiti IBUFG (ali bodisi BUFG) za Sysclck ki je povezan pin CLKIN v diklorometanu. Toda naslednja napaka pojavi: NgdBuild: 770 - To so CLKIN_IBUFG_INST "IBUFG in BUFG" clkbufg "on" SysClk_BUFG internet, se vrstijo v seriji. Odbojniki v isto smer, ni mogoče dati v seriji. Zdi se, da v diklorometana HDLsource kodo CLK-IN poganja v pufru. Ne vem, kako rešiti problem glede na naslednje napake: NgdBuild: 924 - vhod net pad To SysClk "je vožnja brez varovalnih gradnike :: - (

 

[kirill]

hi Imate vhodni pad, ki je priključen na nekaj drugega kot vhodnega medpomnilnika. Check it.

 

[permute]

Kaj je vhod pad? na primer, IOX_P_GCLK? ali kaj podobnega. želite imeti _P in _GCLK atribute na uro vhodov.

 

[voho]

Poglejte, če je povezan SysClk v vašem virtex5 v pin GlobalCLK I / O