mi pomagali pri reševanju problemov glede PLL

[magma1981]

kjer je i določiti časovne omejitve?

na zahteve časa in možnosti?

Kaj pa vrednosti, ki naj i?

 

[magma1981]

i zbrati programiranja, ki je vključevala PLL

zbiranje je uspela

vendar je bilo nekaj opozorila, ki nakazane PLL ni omogočiti

opozorila, kot sledi:

Opozorilo: Clock latency analize za kompenzacij PLL je podprta za sedanje družine napravo, vendar ni omogočen

Opozorilo: ne morem doseči časa zahteva Clock Setup: "PLL: pll0 | altpll: altpll_component | _clk0 'vzdolž poti 4188 (s).Glej Poročilo okno za podrobnosti.

Opozorilo: ne morem doseči časa zahteva Clock Setup: "CLK" 1208 po poti (s).Glej Poročilo okno za podrobnosti.

Kritično Opozorilo: Uvedba zahteve niso bile izpolnjene.Glej Poročilo okno za podrobnosti.

kako rešiti opozorila

hvala veliko

 

[Matrix_YL]

Hi magma1981
Mislim, da bi bolje videla vašo kodo in tip naprave tukaj!Morda boste morali popraviti vaše časovno omejitev.

 

[cdcll]

Čas zahteve za vaš projekt, niso bili izpolnjeni, tako da boste morali določiti omejitve za vaš design.