makro celice

[blue_phoenix]

Ali kdo ve, koliko vrat je v makro celice Xilinx CPLD?

Je Logic Gate element in isto?

vnaprej hvala za vašo pomoč.

 

[echo47]

Logika element je navadno večja struktura, kot ena vrata.

Če nekdo zahteva, da štetje vrata, predlagam pozabil približno število vrat v FPGA.Pred leti, sem vprašal dve Xilinx inženirjev na področju uporabe približno število vrat, in ti enostavno smejali.Bolje za štetje rezine, IOBs, Block RAM, multiplikatorjev, dCMS, in drugih opredmetenih sredstev.

Ko sem izbiri FPGA za projekt predelave signal, prvi stvari, ki sem jih count flops, multiplikatorji, in Block RAM.UPDATEUps, si rekel CPLD.Moram imeti razporejene-out in misli "FPGA".
Stanje je podobno, četudi.To je bolje, da računajo opredmetenih sredstev (I / Os in Macrocells) kot vrat.
Last edited by echo47 na 02 Apr 2007 23:12, edited 2-krat v skupno

 

[vikasbb]

Zdravo
Gate count razlikuje CPLD za CPLD, ki je naprava število vrat u hotel?
za to je preprost način iti skozi listi podatkov naprave.

 

[banjo]

Živjo,

Za 95 serijo CPLDs števila celic makro je vgrajen v številko.Na primer, 9572XL ima 72 makro celice.Vsak makro celica ima eno Skljokati in eno široko in array.Array IN flop in se lahko uporablja skupaj ali vsak posebej.Ignore stuff stanja podatkov o število vrat.Vedno je zavajajoče.
Največja omejitev za Xilinx CPLD je ena flop na makro celico omejitev.72 flops ni veliko, zlasti, ko poskušate narediti stvari, kot FIFOs ali spomin.CPLDs NISO miniaturni FPGA.FPGA ima veliko, veliko notranjih in LUTs flops.CPLD imajo svojo logiko omejeno na makro celic v IOB.

 

[fguihot]

Bendžo wrote:

Živjo,Za 95 serijo CPLDs števila celic makro je vgrajen v številko.
Na primer, 9572XL ima 72 makro celice.
Vsak makro celica ima eno Skljokati in eno široko in array.
Array IN flop in se lahko uporablja skupaj ali vsak posebej.
Ignore stuff stanja podatkov o število vrat.
Vedno je zavajajoče.

Največja omejitev za Xilinx CPLD je ena flop na makro celico omejitev.
72 flops ni veliko, zlasti, ko poskušate narediti stvari, kot FIFOs ali spomin.
CPLDs NISO miniaturni FPGA.
FPGA ima veliko, veliko notranjih in LUTs flops.
CPLD imajo svojo logiko omejeno na makro celic v IOB.