lahko kdorkoli dal nekaj točk o nizki napetosti CMOS VCO?

[wildgoat]

Jaz sem zaseden s sedaj
lahko kdorkoli dal nekaj suggetions o tem, kako izbrati arhitekturo in fizični parameter za SUT fet?
premca!

 

[khouly]

u lahko začnete design chosing ene od-gm arhitekture za CMOS VCO, potem poskusite ocena odpornosti cisterne vezja, in nato izbrali ustrezen zagonski element, in nato začne za oblikovanje GM z navzkrižno sklopljene parom, ki se je resistannce v cisternah * zagonu faktor
vedno zagonski faktor = 2 do 3

potem u got GM in začeli Desing tokokroga in prikaz trenutne, ki se bo krma za oscilator

potem poskusite optimirati rsult priti spodnja faza hrupa

 

[wildgoat]

khouly wrote:

u lahko začnete design chosing ene od-gm arhitekture za CMOS VCO, potem poskusite ocena odpornosti cisterne vezja, in nato izbrali ustrezen zagonski element, in nato začne za oblikovanje GM z navzkrižno sklopljene parom, ki se je resistannce v cisternah * zagonu faktor

vedno zagonski faktor = 2 do 3potem u got GM in začeli Desing tokokroga in prikaz trenutne, ki se bo krma za oscilatorpotem poskusite optimirati rsult priti spodnja faza hrupa

 

[khouly]

poskusite iskati v
www.circuitsage.com
http://www.icsl.ucla.edu/aagroup/

u boste našli številne publikacije o VCO design obstaja

 

[uncle_urfi]

Profesor Paul Allen's website
Http://users.ece.gatech.edu/ ~ pallen /Poskusi, da bi našli svojo PLL-sintetizator seveda ugotavlja tam.To
je vse, kar potrebujete.

 

[andy2000a]

khouly wrote:

poskusite iskati v

www.circuitsage.com

http://www.icsl.ucla.edu/aagroup/u boste našli številne publikacije o VCO design obstaja

 

[khouly]

če u našel PLZ spodbuda povezave

hvala