kritične poti zamudo

A

anantha_09

Guest
kako najti pot kritično zamudo oblikovanje z uporabo Design Compiler

kakršnega koli materiala, bi bila v veliko pomoč

hvala

 
1.Preberi v vašem modela v načrtovanje prevajalnik
2.report_timing
Ponudil vam bo kritično zamudo pot.
si lahko ogledate še nekaj ukazov
http://www.vlsiip.com/dc_shell
Kr,
Avi
http://www.vlsiip.com

 
report_constraint-all_viol-max_delay bodo vsi prizadeti poti v vsaki skupini poti.Pot skupin je odvisna od števila ur v vašem design (privzeto) else u lahko tudi pot skupine ..

report_qor bo tudi pove, v vsaki poti skupinah, kakšen pot zamudo ..

S spoštovanjem,
Sam

 

Welcome to EDABoard.com

Sponsor

Back
Top