ki lahko dajo nekaj explaination za zamudo zaklepanje zanke

A

AndyJing

Guest
DLL Delay Lock Loop
DDLL Digital Delay Lock Loop
PLL Phase Lock Loop
DPLL Digital Phase Lock Loopzakaj uporaba DLL, razen v nekaterih PLL design?

DLL samo jaz vem imajo nizko Treperenje, vendar ne more frenquency množijo.

 
DLL linije uporabo zamudo nadomestil uro je prikritost.

linija za zamudo zamude lahko napetost pod nadzorom.

saj za uro, ki je prestavljeno za eno uro cikel

je enak kot original uro.

s spoštovanjem
AndyJing wrote:

DLL Delay Lock Loop

DDLL Digital Delay Lock Loop

PLL Phase Lock Loop

DPLL Digital Phase Lock Loopzakaj uporaba DLL, razen v nekaterih PLL design?DLL samo jaz vem imajo nizko Treperenje, vendar ne more frenquency množijo.
 
Hi AndyZing ...
Prosimo, glejte naslednjo stran.Vsi vaši dvomi bo jasna.
http://www.xilinx.com/products/virtex/techtopic/vtt003.pdf

S spoštovanjem

 
High AndyJing

DLL ali Delay sledenje zaklepanje zanke enota sprejemnik CDMA uporabljajo za ustvarjanje oznako PN z isto fazo posredujejo enega.Vsaka faza preklop med modilating oznako PN in demodulacijo kodo PN vodi k nizki signal nosie razmerje.

PLL je natančno tako kot DLL, ampak se uporablja pri analognih sistemov za ustvarjanje carier v sprejemniku, ima isto fazo na modilating prevoznika

 
Hai,

Vem DLL (zamuda zaklenjena zanka), vendar jaz nisem našel kateri koli dokument, ki daje podrobnosti glede kroga DLL, ki se lahko tudi v celoti izvesti z uporabo VHDL ali VERILOG HDL simulacijo, saj vsebuje nekaj del vezja, pri kot analogna vezja.

Jaz sem, ki izhajajo papir DLL, ki se lahko do neke mere koristna
Oprostite, toda morate prijavo na ogled te priloge

 
http://www.edaboard.com/viewtopic.php?p=495503 # 495503prosim jih najdejo v priponki

AndyJing wrote:

DLL Delay Lock Loop

DDLL Digital Delay Lock Loop

PLL Phase Lock Loop

DPLL Digital Phase Lock Loopzakaj uporaba DLL, razen v nekaterih PLL design?DLL samo jaz vem imajo nizko Treperenje, vendar ne more frenquency množijo.
 

Welcome to EDABoard.com

Sponsor

Back
Top