R
rod_wu
Guest
Z RMM, na flip-flop, ki zajema asinhroni vnos, obstaja verjetnost metastability, ki se pojavljajo.
Zakaj??Ne vem, kakšen razlog za uporabo.
Zakaj??Ne vem, kakšen razlog za uporabo.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
S
sick_man
Guest
meta stabilnosti
je hysterisis z različnimi tytle
v tem componet exibits instabiliy ne pričakuje od nje navadno
(nepredvidljivo)
pod določenimi pogojem,
je hysterisis z različnimi tytle
v tem componet exibits instabiliy ne pričakuje od nje navadno
(nepredvidljivo)
pod določenimi pogojem,
R
rod_wu
Guest
Zakaj uporabiti dva tipa D flip-flops zaporedno zajemanje asinhroni input?
Zakaj ne uporabiti eno D-type filp-flop?
Kje lahko dobite referenčni dokument ali podatkov?
Zakaj ne uporabiti eno D-type filp-flop?
Kje lahko dobite referenčni dokument ali podatkov?
B
bunalmis
Guest
"FIFO Memories: rešitve za zmanjšanje FIFO Metastability"Poglej priloženih datotek.
Oprostite, toda morate prijavo na ogled te priloge
Oprostite, toda morate prijavo na ogled te priloge
R
rfsystem
Guest
Zgodba je bolj analog eno:
Če vhodni signal asynchron in je 1% od cikla v prehodni fazi.Than je majhen analogni napetosti v regiji, ki traja dlje rešiti v veljavni analogni napetosti.Čas za rešitev majhne napetosti odvisni tehnologijo časovno konstanto.Groba ocena je Vcritical = Vlogic * exp (-Tresolve/Ttech).Torej 0.13um teče na 2GHz pri 1.5V in 30ps da kritično območje 86.7nV.Na teh 500ps uro cikel z 30ps transistion verjetnost za vsakega ciklusa (86.7nV/1.5V) * (30ps/500ps) = 3.47E-9.Torej s 2GHz vsak 1 / (3.47E-9 * 2GHz) = 144ms DFF mora rešiti kritični signal transistion in traja celotno obdobje uro.Če imate logiko neposredno zadaj DFF čas za rešitev, ki vam ga je manjše logika proračuna.Če ste cascade DFFs boste povečali odpraviti pravočasno, brez škodljivega vzorca stopnje.
Če vhodni signal asynchron in je 1% od cikla v prehodni fazi.Than je majhen analogni napetosti v regiji, ki traja dlje rešiti v veljavni analogni napetosti.Čas za rešitev majhne napetosti odvisni tehnologijo časovno konstanto.Groba ocena je Vcritical = Vlogic * exp (-Tresolve/Ttech).Torej 0.13um teče na 2GHz pri 1.5V in 30ps da kritično območje 86.7nV.Na teh 500ps uro cikel z 30ps transistion verjetnost za vsakega ciklusa (86.7nV/1.5V) * (30ps/500ps) = 3.47E-9.Torej s 2GHz vsak 1 / (3.47E-9 * 2GHz) = 144ms DFF mora rešiti kritični signal transistion in traja celotno obdobje uro.Če imate logiko neposredno zadaj DFF čas za rešitev, ki vam ga je manjše logika proračuna.Če ste cascade DFFs boste povečali odpraviti pravočasno, brez škodljivega vzorca stopnje.
N
Nih
Guest
Master-slave flip-flop z gradnjo 2 latchs,
Ključavnica, ki ga zgradi 2 inverts povezavo back to back.
Draw invertnega transfernih fuction Vout / Vin, krivulja gladko tranzita, od visokih na nizke.
Zdaj Dodaj drug drugega invertni je prenos funkcije, ampak sprememba od Vout / Vin s Vin / Vout.2 krivulja prestrezanje v 3 točkah,
(Vin = 0 Vout = H), (Vin = Vcc Vout = 0) in 3. točko poiskati nekje v prehodu regiji obeh invertnega transfernih funkcijo.
1. in 2. točke so stabilne, kar pomeni, da lahko ostanejo v tem stanju za vedno.Ko nekaj hrupa push to odmik od stabilne točke, smer navznoter za stabilno točko v 2 invertnega prenos krivulje.potegnite nazaj v svojo izravnavo stabilne točke.Conversly, 3. ima Intendance zapustiti intecept točke in da je Nepostojani.Torej, če imate signal nastavitev zapah bodisi v točki 1 ali 2.To dosežejo stabilen točk, če pa imate signal poiskati okrog v 3. Nepostojani točke.Majhen hrup bo spremenil smer od točka 1 v točko 2 in točko 2 se točka 1.Še huje, lahko skoči nazaj in naprej v njih.To je enak položaj kot tisto, zaradi česar invertnega delati za oscillaton.
Čeprav je pojasnilo za zapah, vzrok za metastable je isto.Lahko zaženete začimba z različnimi pogoji za potrditev tega.
Ključavnica, ki ga zgradi 2 inverts povezavo back to back.
Draw invertnega transfernih fuction Vout / Vin, krivulja gladko tranzita, od visokih na nizke.
Zdaj Dodaj drug drugega invertni je prenos funkcije, ampak sprememba od Vout / Vin s Vin / Vout.2 krivulja prestrezanje v 3 točkah,
(Vin = 0 Vout = H), (Vin = Vcc Vout = 0) in 3. točko poiskati nekje v prehodu regiji obeh invertnega transfernih funkcijo.
1. in 2. točke so stabilne, kar pomeni, da lahko ostanejo v tem stanju za vedno.Ko nekaj hrupa push to odmik od stabilne točke, smer navznoter za stabilno točko v 2 invertnega prenos krivulje.potegnite nazaj v svojo izravnavo stabilne točke.Conversly, 3. ima Intendance zapustiti intecept točke in da je Nepostojani.Torej, če imate signal nastavitev zapah bodisi v točki 1 ali 2.To dosežejo stabilen točk, če pa imate signal poiskati okrog v 3. Nepostojani točke.Majhen hrup bo spremenil smer od točka 1 v točko 2 in točko 2 se točka 1.Še huje, lahko skoči nazaj in naprej v njih.To je enak položaj kot tisto, zaradi česar invertnega delati za oscillaton.
Čeprav je pojasnilo za zapah, vzrok za metastable je isto.Lahko zaženete začimba z različnimi pogoji za potrditev tega.
R
rfsystem
Guest
Žal Nihče,
metastability pa ni isto kot selfoscillating ključavnice.Tam je že hrup v tranziciji coni, vendar to ni pomembno za izračun sinhronizacijo napak.
Simulacija tega dogodka, je zelo težko.Imate prilagoditi začetni ploščadi podatkov glede na uro.V koraku po nekaterih Femto sekund!Ali uporabljate binarno iskanje in opazujte spremembo podatkov.Ta simulacija tudi vam okno ključne podatke.
Tudi opredelitev neuspeh je malo stroga.Torej, kaj se zgodi, če DFF proizvodnja ostane za obdobje uro luknjo v sredini.To bi bilo treba razlagati v naslednjem logičnih vrat bodisi kot nič ali ena.V nasprotnem primeru signal ni občutljiva.Torej obstaja še navzdol tudi DFF.Torej metastability neuspeh ne pomeni tokokroga logike neuspeh.
metastability pa ni isto kot selfoscillating ključavnice.Tam je že hrup v tranziciji coni, vendar to ni pomembno za izračun sinhronizacijo napak.
Simulacija tega dogodka, je zelo težko.Imate prilagoditi začetni ploščadi podatkov glede na uro.V koraku po nekaterih Femto sekund!Ali uporabljate binarno iskanje in opazujte spremembo podatkov.Ta simulacija tudi vam okno ključne podatke.
Tudi opredelitev neuspeh je malo stroga.Torej, kaj se zgodi, če DFF proizvodnja ostane za obdobje uro luknjo v sredini.To bi bilo treba razlagati v naslednjem logičnih vrat bodisi kot nič ali ena.V nasprotnem primeru signal ni občutljiva.Torej obstaja še navzdol tudi DFF.Torej metastability neuspeh ne pomeni tokokroga logike neuspeh.
Z
zoovy
Guest
Strinjam se s rfsystem v to.
Naj poskusim preoblikovati popolnoma dobro pojasnilo.
Vsak flip-flop dejansko izvedeno tranzistorjev. (Analogni problem)
Zato so finite prehodni čas.To pomeni, ko skušajo ujeti raven logiki input obstaja minimalna X napetosti, ki FF odloči, da je "1" in je še eden, ki napetost Y FF odloči input "0".
Postavlja se vprašanje, če je input posnete med X in Y. To območje je FF je metastability območju.
Zdaj prihaja na naslednji številki.Vsak arhitektura (geometrija ali proces) ima različne hitrosti.Hitrost je, kako hitro proizvodnja prehodov, ko se spremeni logika ravni.Počasnejša jo prehodi, več možnosti imate, da ulov na vrata "spuščenimi hlačami" ali nedoločena v tej regiji.Ko ulov vrata v tej neopredeljenih regiji, kjer se konča tako, je odvisno od veliko stvari, ki jih dejansko ne želim vedeti!
Naslednji appnote iz Xilinx vam bo povedal več o tem.
Prosimo, skrbno paziti na diagram na sliki, kjer vezje trdi, da računajo metastability napake in analizirati.Morda mislijo, da so nori, ker stalno analizo stanja pravi, da ne more biti drugačna!http://www.xilinx.com/support/techxclusives/metas-techX32.htm
Naj poskusim preoblikovati popolnoma dobro pojasnilo.
Vsak flip-flop dejansko izvedeno tranzistorjev. (Analogni problem)
Zato so finite prehodni čas.To pomeni, ko skušajo ujeti raven logiki input obstaja minimalna X napetosti, ki FF odloči, da je "1" in je še eden, ki napetost Y FF odloči input "0".
Postavlja se vprašanje, če je input posnete med X in Y. To območje je FF je metastability območju.
Zdaj prihaja na naslednji številki.Vsak arhitektura (geometrija ali proces) ima različne hitrosti.Hitrost je, kako hitro proizvodnja prehodov, ko se spremeni logika ravni.Počasnejša jo prehodi, več možnosti imate, da ulov na vrata "spuščenimi hlačami" ali nedoločena v tej regiji.Ko ulov vrata v tej neopredeljenih regiji, kjer se konča tako, je odvisno od veliko stvari, ki jih dejansko ne želim vedeti!
Naslednji appnote iz Xilinx vam bo povedal več o tem.
Prosimo, skrbno paziti na diagram na sliki, kjer vezje trdi, da računajo metastability napake in analizirati.Morda mislijo, da so nori, ker stalno analizo stanja pravi, da ne more biti drugačna!http://www.xilinx.com/support/techxclusives/metas-techX32.htm
J
jzo777n
Guest
Tukaj je drugačen app TI obvestilo o Metastable odzivanja v 5-V Logic vezij
http://www-s.ti.com/sc/psheets/sdya006/sdya006.pdf
http://www-s.ti.com/sc/psheets/sdya006/sdya006.pdf
N
Nih
Guest
Razlika v tranziciji in znaki so vhodni faktor, vzrok je Nepostojani vgrajen mehanizem-in v tokokrogih.Zato je poziv "metastable".Če signal doseže stabilno točko (ali VH VL), znaki razlika med flop še vedno tam.Toda odmik od Nepostojani države.Torej vztrajati statable državnih in unchange.
T
tom123
Guest
Razlog je, da register je zgrajena dva obroča Kaskadna inverter,
ti vezje ima tri države, 0, 1, in meta stanju.meta state is
napetost med 1 in ravni 1 ravni, se lahko ta raven oddajati na naslednjo stopnjo.
s spoštovanjemrod_wu wrote:
Z RMM, na flip-flop, ki zajema asinhroni vnos, obstaja verjetnost metastability, ki se pojavljajo.Zakaj??
Ne vem, kakšen razlog za uporabo.
ti vezje ima tri države, 0, 1, in meta stanju.meta state is
napetost med 1 in ravni 1 ravni, se lahko ta raven oddajati na naslednjo stopnjo.
s spoštovanjemrod_wu wrote:
Z RMM, na flip-flop, ki zajema asinhroni vnos, obstaja verjetnost metastability, ki se pojavljajo.Zakaj??
Ne vem, kakšen razlog za uporabo.