kdo mi lahko pove razlike med dvema livarno za isto 0.5um proces CMOS!

[macaren]

na primer, imam en IP, ki je zasnovana tako, temelji na postopku TSMC 0.5um CMOS, in zdaj hočem, da oblikovanje nove čip, ki bi bila posneta izvajajo na zaznamovano, tako da sem sprehaja procesu razlike med njimi, ki mi lahko pove? samo drobna razlika?

 

[Milad-D]

Kot ste rekli, malo in sem videl le malo razlik v pasivni del. (Pirting od TSMC do st 65nm)

 

[macaren]

Hvala, Milad, če ne bom spremeniti TSMC cmos 0,5 um temelji Design, samo ne postavitve verificaiton (DRK). in nato lahko tapa out to disign na zaznamovano, kdo oceni čip uspešnost?

 

[dgnani]

Tam se bodo razlike v pravilih DRK večinoma manjše. Veliko več pomembne razlike v zahtevani plasti tapeout, logične operacije ter tok kart: na primer v TSMC prisotnosti nekaterih slojev popolnoma zavira avtomatsko generacijo povezanih plasti TSMC ponavadi zahteva tapeout od obeh n in p vsadki pa IBM izhaja n vsadki. .. Zelo enostavno priti nekoristen kos silicija nazaj. Tudi spreminjanje ali PDK oblikovalska hiša za isto livarna je dovolj, da nered povsem svoj tapeout.