Kateri koraki so potrebni, ko je pisanje VHDL kode?

[makanaky]

živjo,

Jaz sem novi v digitalno modela ....Rad bi samo vedel, kaj so koraki, ki so potrebni po pisanju VHDL kodo za moje vezje za izvajanje na FPGA ...

tudi jaz rada vedela, če bom lahko naučijo, kako narediti te korake v 1 ali 2 dni, ker sem izvedbenih preprosta vezja za moj projekt

hvala vnaprej

 

[kishore2k4]

Je zelo enostavno, tako kot programiranje.

Ko wirte a C program boste zbiranje, na enak način, ko ste napisali vi ste HDL sintetiziranje it.V tem primeru se pretvarja, da vrata ravni netlist namesto stroj ravni navodila.

To lahko storite na več načinov.Če uporabljate FPGA za vaš projekt, potem pa dobil zastonj orodja iz vašega prodajalca kot Xilinx FPGA / @ ltera
itd Ti orodij ne bi mogel dobiti nobenih lažje.

Če ste oblikovanjem Osnovni v tem primeru 1 / 2 dni ni dovolj, tudi na daljavo.Boste potrebovali nekaj trdnih gospodarskih orodja.Ker ne uporabljate VHDL lahko poskusite zavezništva CAD orodja, ki so svobodne in popoln nabor orodij za načrtovanje.

Torej odgovoriti na vaše vprašanje, vaš naslednji korak bi bilo, da bi dobili sintetizator in sintetiziranje vaše HDL.Če imate kaj določenega v mislih nas obvestite, tako forumers lahko ustrezno odgovoriti.

Če je vaš Xilinx FPGA se nato dobili Prosti Xilinx WebPack ali qu (at) rtus za @ ltera FPGAs.Nisem prepričan o drugih čeprav prodajalci.Ta orodja bodo z veliko in veliko dokumentacije tako samo prek osnovne Tutorials.

 

[echo47]

Če uporabljate malih sodobnih Xilinx FPGA, nato lahko namestite Xilinx ISE WebPACK (it's free), kakor je predlagano kishore2k4:
http://www.xilinx.com/ise/logic_design_prod/webpack.htm

Tu
je moj hitro vodilo do oblikovanja in izgradnje projekta v Xilinx ISE Project Navigator:
ftopic216154.html # 754738