Kako ustvariti. Lib čas knjižnice za subblock zaradi velikih hierarhično P & R?

C

chris_li

Guest
Hi Guys, so FE ekipa razdeljena na več design subblocks. BE ekipa nameravajo strdi jih enega po enega, in nato naredite vključevanja na najvišji ravni. Ker je treba za vsako subblock, kako priti. Lib čas knjižnice, kakršna je SRAM, ki nastane prevajalnik spomin? Vso dokumentacijo lahko reference? Hvala vnaprej.
 
u lahko poskusite to [url = http://vlsi-expert.blogspot.com/2011/02/etm-extracted-timing-models-basics.html] ETM (Extracted Timing modeli) Osnove | VLSI Concepts [/url]
 

Welcome to EDABoard.com

Sponsor

Back
Top