Kako rešiti problem konvergence v post simulacija?

[sharpsheep]

Jaz sem zdaj početje celoten čip post-simulacijo, in sem se srečal konvergence problem.

Mi uporabljamo kaliber za pridobivanje calibreview hierarhije za simulacijo (podpisan LVS).Vsebuje okoli 900.000 naprave (MOSFETs in parazitskih in res zgornja meja).Log datoteko s simulacijo spekter kaže napake
/ / Error našel spekter med analizo DC, med info [finalTimeOp]. Analiza preskočila zaradi nezmožnosti cimpute delujejo točke /.....

Iste napake pride, če uporabim calibreview, ki ne vsebuje paracitic naprav.Vendar pa ni napak, če uporabljam shematski za simulacijo.

Prosim pomoč mi s težavo.Najlepša hvala!

 

[bicave]

Non-konvergenca je običajno problem v simulaciji IC.
- Če je ocilator, morate zagnati z majhen korak.
- VDD potrebujejo čas, da se zbudi prej: PWL (..)
- Preverite skrbno ne plava vhodnega signala
- FF treba začetno stanje s. Izjavo IC

Lahko se povzroči z delitvijo z Zero.