Kako ravnati z visoko napetostni vhod za LDO

[godcadence]

5v na 3.3v/1.8V LDO, design z 5v tolerance 0.18um proces.Zaradi 5V
vhodne napetosti,
napetost med možganov in vrata moči upravljanje projektov tranzistor
sme presegati 5v, lahko povzroči tranzistor za razčlenitev,
kako naj bom obravnavala s to situacijo?Bi lahko kdo prosim?

Lahko hoteti oksida v procesu 5V tolerance ohranjanje vrata možganov ali vir napetosti 5v?

 

[paley]

Če Vgs <= 3.6V, to je OK

 

[godcadence]

Vgs lahko 5v med zagonom, bo tranzistor razčleniti?

 

[floatice]

Upravljanje projektov Tranzistor izberete, mora biti 5v tolerance transistor.Thought proces 0.18um, 5v tolerance tranzistor lahko ohranjajo vrata možganov ali vir napetosti 5v.

 

[safwatonline]

mislim, če je to prehodna stvar potem, da je v redu

 

[mark_nctu]

Je proces, ima samo 1.8V desice?

 

[tsai_chin_wei]

je morda pomagal ..

 

[paley]

povečanje tri zunanje komponente?

 

[ericliu]

Če ob upoštevanju stresa moči trni med delovanjem, je edini način je izbral z debelimi vrata upravljanje projektov (dvojna vrata proces).

 

[zadovolji]

Obstaja veliko 5v na 1.8v/3.3v IP, vendar ne vem,
kako oblikovati.

 

[okguy]

zadovolji wrote:

Obstaja veliko 5v na 1.8v/3.3v IP, vendar ne vem,

kako oblikovati.

 

[arghpok]

Ali vas skrbi le za celovitost upravljanje projektov?

Moral bi denar tistih 5V do želje Vout V osipa.Če ne morete narediti, da ne morem razumeti, zakaj ga želite uporabiti 5V input ker se bo oškodovala za vašo porabo energije, kot tudi za vaše čip integritete.

Uporabite DC / DC in / ali zmanjšanje vhodne napetosti.To je najpametnejša stvar.

 

[lijianheng]

,18 Um MOSFET cann't stand 5V napetost, in Vdsat je velik.Poskusite uporabiti drugo napravo.

 

[okguy]

lijianheng wrote:

,18 Um MOSFET cann't stand 5V napetost, in Vdsat je velik.
Poskusite uporabiti drugo napravo.

 

[leo_o2]

Max Vgs in vdg izkaznice tranzistorskih upravljanje projektov bodo 5V (napajalne napetosti).Min napetost vrata 0V.Napetost je 5V (napajalna napetost).Če za prekoračitev, bo beg napetost 3.6V v vašem primeru.Tako je zagotovo varno za 5V naprav TSMC.Dodano po 9 minutah:Žal se zdi, no 5V napravo za 0.18um procesu TSMC.Vendar mislim, da šibka točka Vgs ni vdg.Z dobro nadzorovano, bo vdg pod 3.6V, da se nobena težava za 3.3V naprave.Običajno se bodo te naprave imajo veliko višje razčlenitev napetost od njegove varna delovna napetost.Za Vgs, je to problem.Uporabite lahko vir Partizan v vnaprej vožnje fazi, ki bo sponko napetosti približno Vgs nad tlemi.Če želite biti bolj konzervativna, kot je mini-clamp design ESD se lahko doda za zaščito vrat tranzistorja upravljanje projektov Pass.