kako ravnati z test pin SE v scan mode kdaj sta?

[honeyxyb]

kako se spopasti s testnimi pin SE v scan mode kdaj sta?

 

[horzonbluz]

set_case_analysis 0 TEST_SE
set_case_analysis 0 TEST_MODE

 

[dddain_bramage]

> Kako ravnati z test pin SE v scan mode kdaj sta?

V scan-mode, ste simulacije "obremenitev / razkladanje" ali "zajemanje" krog?Odvisno od vašega DFT-vstavljanje orodja / metode, lahko obstajajo časovne razlike med zajemanjem in obremenitev / razkladanje ciklov, zato je najbolje analizirati ločeno.

Na primer,

# CTE (Cadence Skupno Timing Engine) scenarij - za inženirje, ki verjamejo
# Ptsh Synopsys / dcsh omejitev, ne bi smela odločati svet ...

# TEST_SE = 'scan omogočiti "control (1 == SCAN, 0 == funkcionalne-mode)
# TEST_MODE = 'scan-mode "(ali test-zadržana) nadzor (1 == ATPG načinu je aktivna)
# TEST_MODE nadzor ura-muxes in drugih strctures vezja,
# TEST_MODE == 1 postavi ASIC v "zunanje test-združljive"
# Operacijo
#
# (Scan-slog "multipleksne" flipflop)

#
# SETUP (set_operating_conditions, set_clock_propagation, itd)
#

# 1) Analizirajte SCAN "obremenitev / razkladanje" cikel
# Razkladanje / load cikel omogoča scan-verig premik podatkov iz serijske
# Skozi ASIC.

set_constant_for_timing 1 [najdejo-pristaniščih TEST_SE]; #
set_constant_for_timing 1 [najdejo-pristaniščih TEST_MODE]; #

report_timing ...; # vaši analiza!

# 2) Analizirajte SCAN "zajemanje" cikel
# Razkladanje / load cikel omogoča scan-verig premik podatkov iz serijske
# Skozi ASIC.

set_constant_for_timing 0 [najdejo-pristaniščih TEST_SE]; #
set_constant_for_timing 1 [najdejo-pristaniščih TEST_MODE]; #

report_timing ...; # vaši analiza!(Če uporabljate Primetime, se "set_constant_for_timing '->' set_case_analysis ')