Kako prisile ure v Quartus?

[vsrpkumar]

Jaz sem v uro design.In enoto energije imam določene ure in posledične usmjernika clocks.i želeli, da jih ovira v quartus s / m. Lahko kdorkoli pomoč mi glede this.I sem nujno potrebujejo it.Thanking vam Kumar

 

[echo47]

To je lahko prava nočna mora! Predlagam, preoblikovanje projekt s sinhronim logike za odpravo posledične ure in odvisnih ure. Za dodatne razlage, se nanašajo na ta papir Altera, "smernic projektiranja za najboljše možne rezultate v FPGA" http://www.altera.com/literature/cp/fpgas-optimal-results-396.pdf ali ta je od Quartus priročnika, "Oblikovanje Priporočila za naprave Altera" http://www.altera.com/literature/hb/qts/qts_qii51006.pdf

 

[alt007]

hi, uporabite možnost samodejnega odvisnih možnost konverzije ure v qu (at) rtus orodij lahko pomaga un nek način. glede alt007

 

[yasser_shoukry]

[Quote = echo47] To je lahko prava nočna mora! Predlagam, preoblikovanje projekt s sinhronim logike za odpravo posledične ure in odvisnih ure. [/Quote] Popolnoma se strinjam z vami, lahko valovanje ure uniči obliko, če niste strokovnjak.

 

[master.ro]

Pozdravljeni prijatelji! Kaj je valovanje ura ? Hvala!

 

[anmolvlsi13]

Vzrok, CLK bomo ustvarili, ko ste r uporabo valovitost (Asynch.) Counter v vašem design. Vi lahko postavite omejitve, tako da izberete jasno in Preset signal v vaš design. Odvisnih Clk je uporaben le za nizke zahteve POWER. Anmol