Kako preveriti DFT vzorci

[questionmark]

Smo izvajali Scan verigo, bist, Boundary Scan in preskusni nekaj načinov za več IP (kot so PLL).Smo razvili tudi lastne TAP upravljavca in razširiti JTAG navodila za bist namen.
Moje vprašanje je: Kako preveriti različne vzorce vsakega preskusa?Verjamem, da je treba nekatera dela v obeh RTL preverjanje in Gate ravni simulacije.
Če želite biti bolj specifični, kar test treba razviti preverjanje okolje sami in ki lahko ustvari testbench z orodjem.
Vsak lahko pomaga?Hvala.

 

[yp0716]

Nimam veliko izkušenj, ampak mislim, da je orodje lahko atpg proizvodnja je testbench, ki je verilog datoteko.
To je lahko simulirano z simuate orodja.Imam prav?

 

[newcpu]

Za skeniranje verige, lahko zaženete preverjanje s spreminjanje verilog preskusni napravi iz TertraMax.Za bist in JTAG, ki jo lahko uporabite tudi testbench iz povezanih orodij.

 

[yln2k2]

Živjo,

1) Za razširjeno JTAG navodil, morate Podaljšajte vaše JTAG modela tako, da
To bo disk vašega own'n navodila in poskrbite RTL vedenju točni in sprejeti na isti ravni simulacije Gate tudi.

2) BSD - Mislim,
da bo ustvarila Orodja preskusni napravi, če si ustvarite lastno BDS celice potem morate ustvariti TB na osnovi vaših celic logike.

3) Scan verigo, mislim ATPG orodje iz Mentor lahko dovolj?s spoštovanjem
yln