kako oblikovati CMOS visoke hitrosti analognih comp

A

andy2000a

Guest
Vcc = 3,3 V ~ 12V, in primerjajte volt = 500 mV, delaytime <5ns in vhod je pulz signala <10ns, nobena ura signal za zapah, kako oblikovati to visoko comparate hitrost? topologije, ki je ustrezala? 2_stage ali foldcascode? Mislim, da 2 fazi je majhno območje, vendar hitrost je počasen .. hvala
 
mimogrede, če jih uporabljamo 2 odru OPA-> primerjalno lahko srečamo zakasnitve <20ns .. Mislim, da 2 fazi OPA je preprosto zasnovo kot drugi ..
 
Mislim, da je treba uporabiti naslednje kaskade: prepognjena cascode, trenutno komparator in digitalne pretvornike povezanim zaporedjem.
 
v 2 hitrost fazi je primerjalno manj pa uporaba regenerativnega (histerezo) primerjalno. jo lahko dajo u zelo hitro speeds.u more sklicevati na "CMOS vezij analogni" z Allen & hollberg za oblikovanje podrobnosti o primerjalnih s histerezo
 
Jaz bi priporočal, predojačevalec in nato sledi krog zapah
 
2 fazi enostavno opamp in izhod inverter voznika. zapah vezje bo dodal, da je težko
 
Vcc = 3v3 -> 12V! Ali ste prepričani???? To je nemogoče v CMOS!
 
preprost predojačevalnik in 2 inverter bodo izpolnili vaše zahteve
 
Ne uporabljajte zapah ckt, če ne uporabljate clock signala
 
Prosimo, fantje - delovno mesto je približno komparatorji, ni, ali ste sami videli 12v vrata. Imam proces z 5V, 16V, 30V in vrata, ki ga uporabljam dokaj pogosto. Predlagam, da fantje iščite naprej. nazaj na vprašanje Andy je .... Trik bo vodenje (notranje) napetosti nihanja majhna, da bi hitro. Trenutni komparator stil je v redu, vendar clamp vozlišča, tako da ne more obrniti Vdd-GND drugega, to bo zelo počasno. Mislim kaskado 3 nizko dobiček (10 ali manj) diff amp (prikazovanje do uporov), nato pa nizkonapetostne do visoke napetosti prevajalec. Končni izdelek bo inverter. Trik je, kar potrebujete za pogon, pretvornik je gate od 0-Vdd, vendar je proizvodnja zadnja faza diff je verjetno 0-1V. Lahko uporabite dva NMOS na flip ravni, premik, ampak jaz ne vem, če bi bilo dovolj hitro. Lahko bi verjetno dobili preko ojačevalniki diff v 2-3ns, vendar vožnje, ki izhodu pretvornika se lahko počasneje, kot jih lahko prenašajo. Knjiga Li (CMOS ckt DSN, simulacijo, in postavitev) je 10ns komparator, ki lahko delajo za vas, če ne morejo dobiti 2ns premik ravni.
 
Vcc = 3,3 V ~ 12V, in primerjajte volt = 500 mV, delaytime <5ns in vhod je pulz signala <10ns, nobena ura signal za zapah, kako oblikovati to visoko comparate hitrost? topologije, ki je ustrezala? 2_stage ali foldcascode? Mislim, da 2 fazi je majhno območje, vendar hitrost je počasen .. hvala
 
mimogrede, če jih uporabljamo 2 odru OPA-> primerjalno lahko srečamo zakasnitve <20ns .. Mislim, da 2 fazi OPA je preprosto zasnovo kot drugi ..
 
Mislim, da je treba uporabiti naslednje kaskade: prepognjena cascode, trenutno komparator in digitalne pretvornike povezanim zaporedjem.
 
v 2 hitrost fazi je primerjalno manj pa uporaba regenerativnega (histerezo) primerjalno. jo lahko dajo u zelo hitro speeds.u more sklicevati na "CMOS vezij analogni" z Allen & hollberg za oblikovanje podrobnosti o primerjalnih s histerezo
 
2 fazi enostavno opamp in izhod inverter voznika. zapah vezje bo dodal, da je težko
 
Vcc = 3v3 -> 12V! Ali ste prepričani???? To je nemogoče v CMOS!
 
preprost predojačevalnik in 2 inverter bodo izpolnili vaše zahteve
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top