kako napisati testbench datoteko z tcl?

Misliš simulacijo skripte? You cacn se nanašajo na dokumente o preverjanju orodja, na primer, Cadence NC-sim. je wil se podroben opis o tem
 
v dodatni kot skriptni jezik, je tcl podaljša v Verilog simulator, lahko spremljajo in smetišče signal vrednosti. ampak voziti spodbuda DUT morda zapletena.
 
Mi smo zato zamenjali z vašo idejo. Bi lahko to razloži podrobnosti?
 

Welcome to EDABoard.com

Sponsor

Back
Top