Kako najti pot v False design.

[vipulsinha]

Hi Guys

Že vedo, napačne poti in zaradi svoje narave, ampak jaz sem zbegan, kako prepoznati napačne poti v pravijo modela z 100 modulov.Vemo, da napačni poti, kot defination, da je pot, da se nikoli ne izvaja ali sanitisized odslej ni vključen v STA.Toda milijonov dolarjev, je vprašanje, če je videz res velika, kako se lahko to tako, da ime v sintezi.Hočem vedeti koraki sledi v industriji.Bom vrednost vaše pripombe in pls upload do nekaterih pomembnih material ali katere koli študijo primera

Hvala vnaprej
VIP

 

[rsrinivas]

bom dal enostaven primer.
pot, ki niso vključeni čas za izračun je napačen pot.
u imajo veliko možnosti za obravnavo tega, kot pravijo reset.
u, ko je napačno pot kot
set_false_path-through reset
vse poti, ki se pojavljajo pri projektiranju kot reset, se štejejo za napačne poti, druge poti, kot so lažne večkombinacijskih zank je mogoče zaznati z DC (ali) in so označene kot napačne poti.

 

[vipulsinha]

Živjo
Vprašanje je, kako poiskati FALSE PATH ...Kaj vam je odgovoril, da ko si našel Fath / analizirani pot, da so lažni, lahko IZJAVLJAM, ki mu jih SET_FALSE_PATH ključno besedo, ampak vprašanje ostaja isto, kako prepoznati, da najprej pot lažno pot ...Nato jo razglaša s SET_FALSE_PATH izjavo.

 

[rameshsuthapalli]

HI,

V prvem morate, da zaženete orodje za analizo časa brez ustanovitve kakršnekoli lažne orodje paths.then bo poroča o nekaterih kršitvah, ki so zelo velike, v nasprotju.potem ste pot corelate z zasnovo spec vreme morate, da je pot za doseganje čas r not.then boste dobili vse napačne poti.
ur oblikovalec bo dal nekaj napačnih poti bremena teh poti frist drugi način boste na koncu z velikimi brez kršitev.s spoštovanjem,
ramesh.s

 

[Adam.Yakuvitz]

Saj ni nujno, da identificirajo vse možne napačne poti v oblikovanju in jo izklopite iz vašega časa poročil.Eden od načinov je, da samo pogled na vašo kritični poti in njihovo reševanje postopoma.Po drugi strani pa, če ste že srečanje čas v vašem design brez omejitev napačne poti, potem should'nt treba skrbeti za to.Lahko pa zagotovo optimizirate design bolje z upoštevanjem napačne poti.

Industrija je bodoč ki gre gor z orodji, ki ustvarjajo napačen avto-poti na podlagi formalnih tehnik.Eden takih izdelkov je Conformal ograda Designer (CCD), ki se osredotoča na vaše poročilo čas in dokaže, ali je katera od vaših kritičnih poti lažno ali ne.Na ta način bi bilo napačne poti izklopljen na vašem STA in posledično SDC stranke (z dodatnimi OP), se lahko uporabijo za doseganje bolj optimalno zasnovo z boljšim časovnim zaprtje.

Tukaj je podatkovni list...
http://www.cadence.com/datasheets/encounter_conformal_CD_ds.pdf

--
ay

 

[zea505]

Večina modelov SOC sprejme avtobus arhitekture za povezavo modulov.Vsi podatki o prometu so odposlane z avtobusom trener, zato je čas poti med moduli so izolirana.Torej, ko boste lahko upravljate napačne poti znotraj modula in na modul vmesnik, nič ne skrbi.Če pa govorimo o poti med različnimi področji uro, boste morali sprejeti dodatne nege.