Kako Model # zamude pri RTL?

[vlsi_fanatic]

Zdravo, lahko kdorkoli povej mi, kako model zamude pri RTL? hvala

 

[jarodz]

Dobil to knjigo. http://www.sunburst-design.com/papers/CummingsHDLCON1999_BehavioralDelays_Rev1_1.pdf Obstaja nekaj drugih uporabnih dokumentov na www.suburst-design.com . S spoštovanjem, Jarod

 

[always@smart]

hi vlsi_fanatic, ne vem, kaj dejansko u vprašati. V Verilog i modela RTL zamude na ta način: --------------------------------------- ------ Vedno @ (posedge ura) b

 

[vlsi_fanatic]

# Zamudo, bodo prezrte s sintezo orodje, kot je dejal u. ampak, če hočem nekaj zamude pa, kako lahko to storim?

 

[always@smart]

[Quote = vlsi_fanatic] # bo zamuda ignorira sintezo orodje, kot je dejal u. ampak, če hočem nekaj zamude pa, kako lahko to storim? [/quote] --------------------------------- -------------------------------------------------- ---- u pomenilo u želim dodati nekaj zamude v vrat ravni? Mislim, da je mogoče storiti z uporabo orodij za sintezo, z dodatkom nekaj pufra na internetu. Drug način je uporaba analognih zakasnitve vezja. pozdrav, pametna

 

[BrownBear]

# Zamude so potrebni RTL, ko pri projektih, ki so vedenjski vzorci niso digitalna vezja, na primer spomin. V spomin vedenjskih modelih so nastavitve, držite, predelavo in druge časovne kontrole. Edini način, da zagotovi Ta čas je uporaba zahtev # zamudo. Še ena prednost # ohranili zamude je preverjanje design by oblike valov postalo bolj preprosto.

 

[marksile]

To ni zamude pri RTL. lahko dodate Somes pufra v krogu, če želite nekaj zamude med sintezo.

 

[AlexWan]

Zdravo, marksile Samo synthesisable RTL kodiranje ne uren zamude. Zakaj dodati pufra med sintezo??

 

[vlsi_fanatic]

Hi hvala za odgovore, ampak da je to stanje. Jaz sem modeliranje promet signal. Zamuda RR in GY zamuda ne sme biti enaka. Torej, kako lahko model za to? mislim, če obe luči so rdeče so lahko tako le domnevam x časovnih enot. in G na Y traja y časovnih enot. Kako model to?

 

[viswa]

hi VLSI fanatik, da bi dosegli natančno zamude, teči števec, in po u dose ur ni potrebno iz ure ciklov, da orientacijske changes.its enostavna, ampak jaz dont vem, ali sem odgovoril na vprašanje ur.

 

[JesseKing]

Morate uporabljati brez blok zakasnitve obliko, v bloku brez vrednotenja, kot y

 

[hover]

Pravilen način za dosego natančno zamudo uporablja števec. V vašem primeru lahko uporabite eno couter, ko je vrednost doseže x je povzročil dogodek (R do R), ko doseže y povzroči še en dogodek (G na Y).

 

[soccer]

RTL zamuda ni podprla z orodjem sintezo, vendar lahko določite časovni zamik v vašem časovno omejiti datoteke za sintezo in postavitev tok.

 

[bendrift]

[Quote = JesseKing] bi morali uporabljati brez blok zakasnitve obliko, v bloku brez vrednotenja, kot y

 

[jitendra]

Hi vlsi_fanatic, se ne upoštevajo zamude pri sintezi. V vašem primeru, ko želite nadzorovati nekatere dogodke, lahko uporabite števcev. Uporabite lahko državni stroj tako, da bodo zlasti luč za vklop / izklop, v neki določeni državi, in prehajanja stanj je mogoče storiti z uporabo števcev. Na primer državna stroj ostane v državni "Green_state" za 100 clks in izhod "Green_out" se bo uveljavila v tej državi in ​​tako naprej. S spoštovanjem, Jitendra