Kako je resnica miza funkcija uporabi v LUTs?

[muni123]

Živjo, smo vedeli, da CLB'S sestavljena iz rezin in rezin je narejen, spominske LUT za celice. Ko smo za programiranje FPGA z bitno datoteko zahtevana funkcija uporabi v spominskih celicah kot mizo resnico in resnica, ki se izvaja v tabeli LUT. Lahko kdo razloži, kako je resnica mize izvaja v LUTs ob zgled. Popravite me če se motim. Hvala vnaprej!

 

[vipinlal]

Našel sem lep članek tukaj: [url = http://www.lesia.insa-toulouse.fr/ ~ bendhia / cours% 20en% 20ligne/CMOS/logic_circuits.html] CMOS Design - FPGA [/url] To je tisto, kar Mislim, da (pls popravite me če se motim): pogled navzgor tabeli se izvaja shranjevanje vseh izhodnih kombinacije v pomnilniku. Na primer LUT-4 ima 4 vhode, tako ga je mogoče uporabiti za oblikovanje 16 različnih minterms.For vsak minterm 16-bitno pomnilniško je naložen z logiko bitov. Ti bitov so dostopni, tako kot je dostop do lokacije RAM.

 

[hafeez]

LUTs se uporabljajo za shranjevanje ur želenih rezultatov, ki te vrste iz RAM-a, zdaj recimo, če u imajo resnico tabelo s 16 smislu, pomeni s 4 vhodi in enim izhodom: Tukaj lahko uporabite RAM (4x1), ki pomeni s štirimi naslov linije in eno podatki linija, ki se ravno shranite vse svoje izhode tabele resnico. najprej z bitno datoteko to RAM (LUTs) so napolnjeni z ur mizo resnico ali obseg proizvodnje čas min, zdaj, ko vse vhodno stanje se pojavi na naslovni vrstici (ki deluje kot vhod za ur logike) izgledalo on line podatkov, ki jih po želji resnica miza spremenljivke! Dnt imel grafične datoteke, da pojasni: (

 

[Malek Lamari]

LUT je napolnjena z vsemi možnimi izhodi, in multiplekser izbere enega od njih, ki temelji na naslov, naveden na njem. da so rezultati shranjeni v organizirani način, ki je odvisen na dano kombinacijo vhodov.