Kako izvesti Divisio Funkcija za Xilinix V4?

[omara007]

Hi folks

Jaz sem poskušal izvesti delitev funkcijo Xilinx V4.Kaj jaz vem je, da so samo krovne vgrajene noter Z drugimi besedami, to je za razliko od ASIC, v katerih lahko potegnem komponento DW za multiplikator.

Does kdorkoli življati delo okoli oblikovanja delilniki v FPGA, ne da bi dejansko kodo do delilnika z roko?

 

[sameem_shabbir]

Obstaja jedro IP na voljo v Xilins ISE Core Generator z imenom "Pipline Divider" ali "Divider generator" v kategoriji MATH funkcije.

Vendar pomanjkljivost je, da oznaka ni vidna.