Kako izvajati odprti kolektor logika v VHDL?

Če ste v stiku z zunanjo povezavo, ki zahteva odprto značilnosti kolektorja (npr., PS / 2 vmesnik), potem lahko simulirali odpreti odbojniki kolektor z odbojniki 3-država: out_signal
 

Welcome to EDABoard.com

Sponsor

Back
Top