Kako izvajati dolgi strugi naprave (layout in shematični)?

[lovseed]

Jaz sem oblikovanju DAC 14-bit, ki zahteva na dolge naprav kanal reči w = 6.72ul = 38u. Ampak model SPICE pravkar je Lmax = 10u, in PDK ima tudi omejitev max dolžino 10u. (1) Jaz sem se spraševala, ali bo prišlo do nekaterih težav, če uporabim tako dolgo kanal napravo. (2) Kaj pa postavitev? Samo pripravi dolg kanal ali z zavitimi vrat, kot je predstavljen v nekaj papirja? kaj bo v korist ali škodo? BR

 

[archillios]

odvisno od vaše tehnologijo. lahko uporabite kača pdiff, pod celotno kvadratnih vrata poli. Takšne naprave dolgo kanal uporablja kot linearna upor, kajne?

 

[jerryzhao]

Rišem MOS v seriji (model SPICE pravkar je Lmax = 10u), ko sem POR načrtovanja pretvornikov. Postavitev krat kot shematičen. Jaz ne, ne vem, zakaj ste uporabili kot pripomoček pri DAC. Kateri blok uporabljate takšne naprave.

 

[mists]

ta dolg kanal devive se morda uporabljajo kot trenutni vir za DAC na tekočem volan z zelo veliko izhodno impedanco.

 

[lovseed]

[Quote = jerryzhao] rišem MOS v seriji (model SPICE pravkar je Lmax = 10u), ko sem POR načrtovanja pretvornikov. Postavitev krat kot shematičen. Jaz ne, ne vem, zakaj ste uporabili kot pripomoček pri DAC. . Kateri blok uporabljate take naprave [/quote] Obstaja pa vprašanje o sestavi mos v seriji: (1) za serijo, so povezana vsa vrata, kajne? (2) za vse serije, substrata vse priključene na Vdd (če organizacij za vodenje projektov) ali pa samo priključite na vir za odpravo telo učinek. (3), če je serijsko številko organizacij za vodenje projektov z w / l je N, to v resnici ustreza enemu organizacij za vodenje projektov z w / (N * l)? Menim, da bo vsaj točko (2) da nekaj razlik v delovanju. BR zakaj sem z dolgimi naprav kanal? Jaz sem izračun min območje, potrebnih za trenutni vir iz INL_yield in livarna neusklajenost parametrov. In ker je moj design je 14-bit, w / l, je zelo majhna, za 1LSB, ki povzročajo kanal zelo velika. Upam, da moj opis naredi stvari jasne.

 

[gururajb]

Dobil sem, kar ste rekli WRT DAC območje za osnovno celico, ki temelji na INL. Prav tako sem poskušal oblikovati 10-bitni DAC ob upoštevanju INL, DNL in neusklajenost parametre. Za 1X osnovne celice (LSB), sem poskušal uporabiti dve vrsti organizacij za vodenje projektov povezanih naprav. Ampak nisem mogel dobiti pravilno vrednost toka. Zakaj? V isti krog vplivanje sem lahko dobil pravilno vrednost toka za 2X celice LSB. Lahko vsakdo izročiti nekaj vhodov.