I
iamchine
Guest
Kaj je odnos min / max_delay, max_skew, pogostost, dvig / padec čas z mreže max_capacitance ura, max_transition?
Sem naletel na težavo: na max_capacitance STA & max_transition kršitev (ura omrežja drevo) je prevelika po layout.Can kdorkoli pomoč mi?
V nadaljevanju je ura drevo generacija dnevnik:
# Ura Clocktree poddrevo Leaf Izključitev
# Components Ime Root zatiči zatiči zatiči
# ------------------------------------------------- -----------------------------
# UGclk/U3 Y 9 1 287 0
# UGclk/U5 Y 2 1 1 2
# UGclk/U8 Y 9 1 592 0
# UGlobalRst/C72 Y 7 1 733 0
# UGlobalRst/C77 Y 0 1 51 12
# UGlobalRst/C61 Y 2 1 86 2
V nadaljevanju je STA kršitev poročilo:
max_capacitance
Zahtevani Actual
Pin Kapacitivnost Kapacitivnost Slack
-------------------------------------------------- ---------------
uGlobalRst/C72_L4_I4/Y 4,08 215,73 -211,65 (kršene)
uGlobalRst/C72_L4_I3/Y 4,08 168,90 -164,82 (kršene)
uGlobalRst/C72_L4_I2/Y 4,08 163,66 -159,58 (kršene)
uGlobalRst/C72_L4_I1/Y 4,08 147,78 -143,70 (kršene)
uGclk/U8_L2_I7/Y 4,08 80,28 -76,20 (kršene)
uGlobalRst/C61_L2_I1/Y 4,08 78,30 -74,22 (kršene)
uGclk/U8_L2_I3/Y 4,08 74,25 -70,17 (kršene)
uGclk/U8_L2_I6/Y 4,08 69,26 -65,18 (kršene)
uGclk/U8_L2_I4/Y 4,08 67,28 -63,20 (kršene)
uGclk/U8_L2_I2/Y 4,08 61,23 -57,15 (kršene)
uGclk/U8_L2_I8/Y 4,08 57,21 -53,13 (kršene)
uGlobalRst/C77/Y 2,04 53,46 -51,42 (kršene)
uGclk/U8_L2_I5/Y 4,08 54,21 -50,13 (kršene)
uGclk/U8_L2_I1/Y 4,08 48,21 -44,13 (kršene)
uGclk/U3_L2_I8/Y 4,08 36,14 -32,06 (kršene)
uGclk/U3_L2_I1/Y 4,08 34,16 -30,08 (kršene)
uGclk/U3_L2_I3/Y 4,08 34,14 -30,06 (kršene)
uGclk/U3_L2_I2/Y 4,08 31,15 -27,07 (kršene)
uGclk/U3_L2_I4/Y 4,08 28,14 -24,06 (kršene)
uGclk/U3_L2_I5/Y 4,08 24,15 -20,07 (kršene)
uGclk/U3_L2_I6/Y 4,08 12,10 -8,02 (kršene)
uGclk/U3_L2_I7/Y 4,08 8,06 -3,98 (kršene)
max_transition
Zahtevani Actual
Pin Prehod Prehod Slack
-------------------------------------------------- ---------------
XXXX / XX / XXX / XXXX / RN
5,10 317,82 -312,72 (kršene)
XXXX / XX / XXX / XXXX / CK
3,50 118,29 -114,79 (kršene)
Sem naletel na težavo: na max_capacitance STA & max_transition kršitev (ura omrežja drevo) je prevelika po layout.Can kdorkoli pomoč mi?
V nadaljevanju je ura drevo generacija dnevnik:
# Ura Clocktree poddrevo Leaf Izključitev
# Components Ime Root zatiči zatiči zatiči
# ------------------------------------------------- -----------------------------
# UGclk/U3 Y 9 1 287 0
# UGclk/U5 Y 2 1 1 2
# UGclk/U8 Y 9 1 592 0
# UGlobalRst/C72 Y 7 1 733 0
# UGlobalRst/C77 Y 0 1 51 12
# UGlobalRst/C61 Y 2 1 86 2
V nadaljevanju je STA kršitev poročilo:
max_capacitance
Zahtevani Actual
Pin Kapacitivnost Kapacitivnost Slack
-------------------------------------------------- ---------------
uGlobalRst/C72_L4_I4/Y 4,08 215,73 -211,65 (kršene)
uGlobalRst/C72_L4_I3/Y 4,08 168,90 -164,82 (kršene)
uGlobalRst/C72_L4_I2/Y 4,08 163,66 -159,58 (kršene)
uGlobalRst/C72_L4_I1/Y 4,08 147,78 -143,70 (kršene)
uGclk/U8_L2_I7/Y 4,08 80,28 -76,20 (kršene)
uGlobalRst/C61_L2_I1/Y 4,08 78,30 -74,22 (kršene)
uGclk/U8_L2_I3/Y 4,08 74,25 -70,17 (kršene)
uGclk/U8_L2_I6/Y 4,08 69,26 -65,18 (kršene)
uGclk/U8_L2_I4/Y 4,08 67,28 -63,20 (kršene)
uGclk/U8_L2_I2/Y 4,08 61,23 -57,15 (kršene)
uGclk/U8_L2_I8/Y 4,08 57,21 -53,13 (kršene)
uGlobalRst/C77/Y 2,04 53,46 -51,42 (kršene)
uGclk/U8_L2_I5/Y 4,08 54,21 -50,13 (kršene)
uGclk/U8_L2_I1/Y 4,08 48,21 -44,13 (kršene)
uGclk/U3_L2_I8/Y 4,08 36,14 -32,06 (kršene)
uGclk/U3_L2_I1/Y 4,08 34,16 -30,08 (kršene)
uGclk/U3_L2_I3/Y 4,08 34,14 -30,06 (kršene)
uGclk/U3_L2_I2/Y 4,08 31,15 -27,07 (kršene)
uGclk/U3_L2_I4/Y 4,08 28,14 -24,06 (kršene)
uGclk/U3_L2_I5/Y 4,08 24,15 -20,07 (kršene)
uGclk/U3_L2_I6/Y 4,08 12,10 -8,02 (kršene)
uGclk/U3_L2_I7/Y 4,08 8,06 -3,98 (kršene)
max_transition
Zahtevani Actual
Pin Prehod Prehod Slack
-------------------------------------------------- ---------------
XXXX / XX / XXX / XXXX / RN
5,10 317,82 -312,72 (kršene)
XXXX / XX / XXX / XXXX / CK
3,50 118,29 -114,79 (kršene)