Kako bi lahko izvajala 2 zaporednih vozlov v Xilinx ISE?

[vaf20]

halo vsi moj prijatelj, kako sem lahko izvajajo zaporedno 2 Xilinx ISE NE? kot u znanje XST jo optimizirati za žico od vhoda do izhoda! na splošno, kako bi lahko nadzor nad sintezo, izvajanje in opremljenostjo ali dajanje? Ali obstaja razlika b / w CPLD in FPGA izvajanje v tem primeru? tnx

 

[lucbra]

Preverite navodilo! Tako ali drugače način je, da se ohrani notranje vozlišče, včasih beseda vodi v zvezi s signalom lahko pomaga - preverite sintakso. S spoštovanjem,