kako čakati absolutnem času (ko je uporaba EEPROM)?

[tinytseng]

kot naslov,
ko je moj spomin nadzor model ne bere operacije eeprom, glede na spec za eeprom, potem ko čip izberite signal in izhodni signal se aktivira, imam čakati čas 200ns dokler ne morem puščati hotel podatke iz podatkovnega vodila .

Zdaj, kako morem čakati / time to absolutno čas (200ns)?

prosim pomagajte mi, pomisli najprej!

 

[nand_gates]

200ns mora biti minimalni čas, preden začnete obravnavi prvič.
Kaj predlagam je konver tokrat v no.of ur ciklov in počakajte
za tiste, mnogo ciklov uro, preden začnete obravnavi tokrat ni treba me
točno enaka 200ns, vendar mora biti> 200ns.Jaz dont znanje kakšen ur sys_clk
je.lahko uporabite lutke čakati navaja za ta čas ur v stanju stroja.

 

[tinytseng]

dragi NAND vrata
hvala

iv pomislil na vašo idejo, zdaj pa moj učitelj me je prosil, da čas, absolutnem času, ki ga asinhroni vezje brez CLK

za naše čip lahko nadgradite frequenecy (z krajše obdobje), v prihodnje in ne.of ur ciklov morda ne bo dovolj?

do u hav novih dobrih idej?

pričakoval ......

 

[Bus Master]

Preverite konstante vašega vezja, tako ni konstantna čas kot značilnost vseh sestavnih delov, uporabljenih pri vašem oblikovanju u, da lahko uporabijo kot referenčni?

Hope this helps.

 

[nand_gates]

Asynchronous rešitev v današnjem digitalnem oblikovanju ni priporočljiva.
Kaj lahko naredite, je obdržati ne.čakati na državnih konfigurirati.

 

[kinjal_book]

halo to je kinjal ..
Mislim, da za kateri koli čas, .. u musthave ref uro in v digitalnem ckts .. smo na splošno raje kristalno freq ali izpeljanih ura za to .. u sedaj na voljo dve možnosti .. u izbirajo iz katerega ur udoben in še ena stvar .. . če bi v prihodnje spremeni u freq tako u morali spremeniti konstanti za isto upanje .. to bi zadostovali za u