kaj so glitches v digitalna vezja logiki

Živjo

Recimo, da ste večkombinacijskih logika in če prevzemajo z zamudo vrata enota za vsako od njih, in če prehojeno pot od vložka k proizvodnje reči, 1. pot ima 2 vrati in 2. Pot je ob 2 vrat, in če je podana vložki z njim, potem zagotovo zaradi dodatnih vrat v drugi poti, obstaja napaka v tokokrogu.

Če pa menite, da je vrata nič zamudo (nerealna), potem problem glitches ne izstopa

 
gleaches so nezaželeni signali, ki se pojavijo v krog

gleaches lahko opazili v flipflops

gleach bo škoda krog na trenutke.

 
Svetiti se včasih zgodi, signali širi prek večkombinacijskih logike.
Preden doseže končna vrednost stanju dinamičnega ravnovesja, včasih napačno vmesni vrednosti so prikazane na proizvodnje v fazi reševanja.To se imenuje napaka.

Razlog, zakaj se to zgodi, je zaradi različnih poti signal imajo različne zamude.Torej, ko doseže en vhodni vnosa vrata, medtem ko je odložena z drugimi vložki, lahko pride do napačnih rezultatov.Output signal bo treba popraviti, ko vsi pravilen vhod je z razmnoževanjem.Sem samostojni preprost diagram.
Na spodnji sliki, ker inverter zamude, vrata in vidi tako visok vložek za kratek čas.To je, ko se zgodi napaka.

za podrobnejši opis glej spodaj:
http://www.doe.carleton.ca/ ~ jknight/97.267/267_04W/Asch1HazShortJ.pdf

Srečno!
Oprostite, toda morate prijavo na ogled te priloge

 
S

saudrehman

Guest
Ali lahko kdo pojasni, jasno, kaj so glitches in zakaj se pojavljajo v logična vezja?

 

Welcome to EDABoard.com

Sponsor

Back
Top