Kaj pomeni "ovoj" v refre ASIC to? In kaj

[Guru59]

halo vsi ........

Kaj pomeni "ovoj" v refre ASIC za ?....

In kaj to izpeljati ..........

hvala ...........

 

[xuanzhu]

ovoja je paket, ki se uporablja za pretvorbo enega vmesnika do drugega vmesnika ali spremeniti eno obliko podatkov v drugo obliko, itd Na primer, če imate z uporabo IP AMBA bus vmesnik, vendar jih vaš model ne uporablja, potem morate AMBA ovoja spremeniti v vaš dejanski bus vmesnik za povezovanje vaš IP

 

[angadir]

Poleg zgoraj navedenih razlogov, se lahko wrapper uporabljajo tudi za logično skupino modulov in podobne oblike pod najvišji ravni.

Hvala

 

[manu_leo]

u včasih pa je treba napisati nekaj vmesnik za orodje v perl ali tcl prilagodite ASIC orodij na vašo zahtevo, se ti vmesniki preko orodja pozval ovojev

 

[Cheney]

po mojem mnenju, warpper je, če imamo vmesnik AXI, toda jaz ne želim prenesti vse AXI so AXI medomrežnem povezovanju, in nekatere od prenosa AXI morala iti na drug avtobus, odvisno od naslova, tako da rabim design ovoj za ločevanje AXI prenos na različne destinacije.

 

[sp3_kapil]

u včasih pa je treba napisati nekaj vmesnik za orodje v perl ali tcl prilagodite ASIC orodij na vašo zahtevo, se ti vmesniki preko orodja pozval ovojev

 

[Guest]

iz moje razumevanje, ovoj je raven hierarhije logika, da se zagotovi prispevek in

output nadzor za nizko stopnjo hierarhije jedro, podobno kot knjigo kritje.Guru59 wrote:

halo vsi ........Kaj pomeni "ovoj" v refre ASIC za ?....In kaj to izpeljati ..........hvala ...........

 

[gliss]

Če je temu tako potem bi rekel, "ovoj" ni nujno izraz ASIC, vendar več bolj splošni izraz SoC.

 

[spauls]

Obstaja veliko definicij za ovojevVHDL koda za Verilog ovoj za vključevanje na najvišji ravni in obratno.

IP Wrappers (Da bi s tem prikrili unnedded signalov)

Memory Wrappers

Hard Macro ovitke