kaj je synthesizable

M

moh_monem43

Guest
zdravo
jaz ne razumem te izjave
Real: realno število v razponu od 1,0 do 1.0E38-E38.ne synthesizable.
synthesizable in ne synthesizable.Kaj pomeni to besede?
hvala

 
Hi Friend,

Na področju VLSI,
beseda synthesizable igra ključno vlogo.
, Where your modular approach becomes a connected gate list.

Pravzaprav ne glede na design kodo (RTL ali strukturni), ki pišete se pretvori v synthesizable netlist,
Kje vašem modularni pristop postane povezan seznam vrata.

Recimo, da ste to napisali RTL kodo za seštevalnik,using tools...

potem je ta seštevalnik postane seznam logično povezani gate seznam (XOR, AND, itd), ki lahko samodejno izvaja
z uporabo orodij ...

Zdaj kode, ki se lahko pretvori v veljavno netlist za generiranje strojne opreme naj bi synthesizable ..

V digitalni logiki koncept realnih števil ni veljaven, smo za logike kot dve osnovni cela števila 0 in 1.

Tudi IEEE standardizirane pojme Strong / šibkih signalov donot šel v delno ali decimalni vrednosti točke za številko.Thats, zakaj je ne synthesizable.
Upam, da ste sedaj jasne.

 
Synthesizable pomeni, da bi se lahko vzporejeni strojne opreme vezje.
Realni podatkovni tip, ker se ne synthesizable decimalno vejico represntation v H / W ni omejeno.

Hvala
Hajtama

 
Sredstva se lahko HDL kodo prevede v fizični vezja, kot je premik registri, števci itd ki lahko ali ne sme biti funkcionalno pravilno.

Večina orodij za sintezo FPGA ne podpirajo realne številke.

 
No, to je kot orodje, če je vaš RTL pretvori v strukturni obliki ali netlist od vrat ... v skladu s svojimi pravili ...

 
Torej, kaj če je to nujno za program tok?kako premagati to oviro?

 
Dragi prijatelji.

Uporaba določeno število točk samo za realno število problem.

To je dovolj za vse.

 
Synthesizable pomeni pretvorbo vaših HDL v dejanske sestavne dele (kot so vrata, flops etc)
Na primer pišete kodo v verilog:
in (d, b, c);

Ta stavek "sintetizira v" In vrata, da je ta stavek rezultate pri ustvarjanju in vrat.
To pomeni, c in b so vložki in za vrata in d je izhod.

 
synthesizable pomeni RTL more biti teansform inlto strojne opreme s sintezo orodja

kot je DC.

s spoštovanjem
moh_monem43 wrote:

zdravo

jaz ne razumem te izjave

Real: realno število v razponu od 1,0 do 1.0E38-E38.
ne synthesizable.

synthesizable in ne synthesizable.
Kaj pomeni to besede?

hvala
 
Živjo,

DC vam pomeni neposreden currnet.To je analogna vrednost in kako lahko model neposredno, brez kakršne koli postopku zaokroževanja ali skrajšano.Lahko vas vljudno prišel spet v podrobnostih.

 
DC pomeni Design Compiler, orodje, ki pretvarja iz synopsys ur RTL, da gate ravni netlist (vzporejena ur tehnologije celic)

 
Če je res treba obravnavati realne številke (najbolj pogosto lahko delate z dvema ali cela posadka), potem boste morali skrbeti različnih bitov in kosi yourselve (znak, mantissa, eksponent).

Zagotavljam vam, da je to zelo zapleten za začetnike in tudi izkušene programerje se skušajo izogniti tako, kot se upočasni delovanje sistema.Toda, če vi pošteno potreba dinamični razpon, no, no potem pa druge možnosti.

Uspeh je s svojim projektom

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top