V
vlsitechnology
Guest
Ali lahko kdo razloži mi, kaj točno je poraba energije v pripravljenosti?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
M
moriar
Guest
Če se ne motim, bi opisali pripravljenosti moč kot porabljene energije, ko je sistem initialized, vendar ne delujejo.Recimo, vklopite pooblastilo za tv, ampak vi dejansko ni preklopiti na tv.Obstaja dejansko moč se porabi, ker so elektronike v tv initialized (VDD pridobljene itd.)Tako bo prišlo do uhajanja etc etc izračuna v kot tudi vse druge dele, ki se samodejno deluje, če je VDD ali VCC dobavlja tudi, ko sistem še ni omogočen.
V
vlsitechnology
Guest
Ali lahko razložite, u smislu CMOS podrobno?Plz
M
moriar
Guest
Naj poskusim, čeprav upam, da bo nekdo drug pomagal preveriti moje izjave
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />Energije v stanju pripravljenosti lahko štejejo fantomsko energije ali vampiric moč.Najbrž v CMOS si lahko ogledate kot uhajanje energije.Na primer, ko je napetost, ki se vrat ne zadošča za popolno obliko inverziji plast (subthreshold napetost), v idealnem primeru, trenutno ne teče od izvira do možganov (NMOS).Toda v resnici, je uhajanje tok, ki teče.Torej to ni aktivna moč, vendar v pripravljenosti moč.
Active izgube moči se nanaša na zamenjavo izgubi moč tranzistor (čeprav v visokih moči naprave Ron tudi vpliva).Preklapljanje izguba energije je neposredno povezana s skupno kapacitivnosti ekvivalent MOSFET - kapacitivnosti, da se napolniti in sprazniti na uro ciklu.Pac = (CVdd ^ 2) f.
Najbolj učinkovit način za zmanjšanje aktivnih moči na ravni naprave je dejansko nižja napajalne napetosti - od formule.To je v redu za nizke moči elektronike, temveč za visoko čipi uspešnosti, praga napetosti je treba zmanjšati kot dobro ali zamude strmo dviga.
Spodnji prag napetosti pa vodi v bistveno slabše pripravljenosti - tanjši oksid, težje nadzorovati, drugačne lastnosti - razlog, zaradi 90nm, 65nm in 45nm modeli imajo relativno slabši pripravljenosti, čeprav aktivno porabe električne energije nižja v primerjavi z 250nm, 180nm 130nm modelov.
Upam, da nisem preveč dolgo daha hahaha.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />Energije v stanju pripravljenosti lahko štejejo fantomsko energije ali vampiric moč.Najbrž v CMOS si lahko ogledate kot uhajanje energije.Na primer, ko je napetost, ki se vrat ne zadošča za popolno obliko inverziji plast (subthreshold napetost), v idealnem primeru, trenutno ne teče od izvira do možganov (NMOS).Toda v resnici, je uhajanje tok, ki teče.Torej to ni aktivna moč, vendar v pripravljenosti moč.
Active izgube moči se nanaša na zamenjavo izgubi moč tranzistor (čeprav v visokih moči naprave Ron tudi vpliva).Preklapljanje izguba energije je neposredno povezana s skupno kapacitivnosti ekvivalent MOSFET - kapacitivnosti, da se napolniti in sprazniti na uro ciklu.Pac = (CVdd ^ 2) f.
Najbolj učinkovit način za zmanjšanje aktivnih moči na ravni naprave je dejansko nižja napajalne napetosti - od formule.To je v redu za nizke moči elektronike, temveč za visoko čipi uspešnosti, praga napetosti je treba zmanjšati kot dobro ali zamude strmo dviga.
Spodnji prag napetosti pa vodi v bistveno slabše pripravljenosti - tanjši oksid, težje nadzorovati, drugačne lastnosti - razlog, zaradi 90nm, 65nm in 45nm modeli imajo relativno slabši pripravljenosti, čeprav aktivno porabe električne energije nižja v primerjavi z 250nm, 180nm 130nm modelov.
Upam, da nisem preveč dolgo daha hahaha.