B
bossbebes
Guest
I vsi, sem poskušal izdelati svoj netlist vrat ravni in ne morem najti tisto, kar bi bilo treba področje mojega SDF datoteke. Moja netlist je iz quartus in sem izdelati s kadenco okolje (ncelab). Imam preskusni napravi, izdelani ročno: nce_tpc_tb.vhdl V tej preskusni napravi imam: subjekt nce_tpc_tb je konec nce_tpc_tb, arhitektura firsttime od nce_tpc_tb je - to je moj DUT, vrata ravni netlist komponenta nce_tpc vrata (..... ...) end komponente; - instanciation inst_nce_tpc_tb: nce_tpc vrata map (......) Po mojem SDF datoteke, kaj se bo moj obseg (za datoteko VHDL in / ali Verilog) Zato, ker sem vedno dobil isto napako: ncelab / SDFSNF = OBSEG polje iz seznama SDF datoteke ne ujemajo z npr zasnovo v hierarhijo. Thanks a lot. Zmeden začetnik