izvajanje v FPGA

S

subraml

Guest
živjo
hočem napisati verilog kodo za razmnoževanje array (3x3 z 3x3 in 1x3 s 3x3), ne le z uporabo multiplikatorja seštevalnik logika

matrix je tudi nekaj negativno vrednost.matrica vrednost je manj kot eno samo
Kdorkoli povej mi kako bi lahko naredimo strojne izvajanje tega arry množenja

 
Lahko si oglejte spodnjo povezavo, da ima primere multiplikatorjev:
http://www.csee.umbc.edu/help/VHDL/samples/samples.html

Lahko se nanašajo tudi na računalnik knjige Aritmetika, da so različne razmnoževanje algoritme.

Obstaja tudi druga stran:
http://www.eecs.lehigh.edu/ ~ caar / toolspg.html
, ki je orodje, ki proizvajajo krovne organizacije, vendar so na voljo na zahtevo.

 
ok, jaz ugibati ur problem je pri izvajanju na strojno opremo.če u so statične kit FPGA, potem zaključite kodo v VHDL ali verilog, odkriti, če oni zaslužiti zbrati in nato uporabite Webpack (na Xilinx FPGA), da bi jih prenesli v procesor ...jaz bi lahko pomislili treba storiti v času tednov, če u so začetnik.

/ cedance

 

Welcome to EDABoard.com

Sponsor

Back
Top