Izboljšanje delovnega cikla

H

hebu

Guest
Imam oscilator teče na 1MHz, katera koli metoda za izboljšanje delovnega cikla
do 50%?

 
Nastavite VLT od oscilatorja na Vdd / 2, ter določi dajatev in razrešnico tok obroč / vrata na isto.Ali lahko uporabite pufer modulacije dajatve.

 
Lahko da oscilator z 2MHz,
Ta signal razkorak 2, ki ga z digitalnim delilnikom (1 / 2). (Z Flip-flop)
To lahko dobite 1MHz 50% delovnega cikla signala.

 
tsanlee wrote:

Lahko da oscilator z 2MHz,

Ta signal razkorak 2, ki ga z digitalnim delilnikom (1 / 2). (Z Flip-flop)

To lahko dobite 1MHz 50% delovnega cikla signala.
 
Ya, hvala fantje, vem, da lahko dobi 50% delovnega cikla, ki ga deli z dva.
Toda zdaj, 2MHz ni na voljo, zato bi rad, da vem vse popularne
metoda zadobiti 50% delovnega cikla?

 
Calaulate ure btw čas "H" in "L" obdobje, ki ga struktura RC, in primerjavo z
vsakega cikla.prilagajanje Obratovalni ciklus, ki ga en korak (morda xxns) je odvisna od rezultata zgoraj.Prvi korak naprej.

 
Ustvari kratek impulz (impulz) za vsako narašča in ki spadajo rob.Imate potem dejansko podvojili frekvence.Sedaj lahko razdeli / 2 do dobite 50% delovnega cikla.To je enostavno narediti rob detektorja z RC inverter in vrata.Potem ALI impulzi od 2 vrata priti X2 proizvodnje za F / F.

 
hebu wrote:

Ya, hvala fantje, vem, da lahko dobi 50% delovnega cikla, ki ga deli z dva.

Toda zdaj, 2MHz ni na voljo, zato bi rad, da vem vse popularne

metoda zadobiti 50% delovnega cikla?
 
PLL ni nadzora obratovalni ciklus, ampak bo dala u 2 * f uro, ki je samo depent na naraščajoče robu ur input ure.
S tem se lahko delati u div 2, ki ga dobite na natančno 50% delovnega cikla.

 

Welcome to EDABoard.com

Sponsor

Back
Top