IS VHDL Case Sensitive

[rakesh_aadhimoolam]

čeprav VHDL ni velikih in malih črk, zakaj je 'z' ne priznava, medtem ko "Z" je priznano kot visoko državno impedanca pa isto s "x" preveč ..

neki život pomoč mi ........

hvala

 

[gurunath]

v nekaterih prevajalniki "z" ali "x", ne sme priznati, vendar bo priznala "Z" ali "X", ki je odvisna od prevajalnik

 

[zeeshanzia84]

Citat:

Čeprav identifikatorjev v VHDL niso velike in male črke, razlaga popisovanja literalov, kot so "Z" in "L" je velike in male črke.
equivalent to 'Z'. VHDL for Programmable Logic - Kevin Skahill
[/b]
To pomeni, da se "z" ni
enako "Z". VHDL za Programmable Logic - Kevin Skahill
[/ b]

 

[Salma Ali Bakr]

std_logic vrednote, kot so Z, X, W, H, L, U mora navadno Capital, ki se pravilno razlagati ... in jih ni mogoče uporabiti kot identifikatorji

 

[brightblade]

Če uporabljate Xilinx ISE lahko prilagodite primer občutljivost imen.Juct kliknite proces lastnosti in boste videli primer atribut.Kot privzeto se pravi vzdrževati vi lahko izberete tudi zgornji spodnji primerih.Upam, da pomaga.

 

[love2read]

Št

 

[sanjiv]

VHDL je občutljivo na velikost črk, primer so pisma zgornji enakovredni
malimi črkami letters.so kOhm in kOhm se nanašajo na isto enoto.

 

[voodoo3007]

VHDL je občutljivo na velikost črk, razen d std_logic spremenljivk, kot so X, Z ..........
drugače identifikatorjev in r primeru ključne besede neobčutljive .........

 

[benzwishc]

je v nekaterih vsebin je odvisno od prevajalniki

 

[rs_408]

hi evrey eno;

rabim nekaj VHDL Files približno 7 Segment števec (4 mestno).in Moris Mano Cpu Design v VHDL.tudi vse druge vrste ALU so wellcom.

tnx vsem

 

[dragonight_x]

True VHDL ni velikih in malih črk, ampak Z in X so tako rezervirana ste jih napisali v kape

 

[bis_]

VHDL ni velike in male črke.Ampak "X" Z "in drugi literalov so opredeljene po VHDL baze tipi / primitivnih (tudi znotraj standardnih knjižnic).

, and you need to use it exactly as defined (upper- or lower-case)

Vse to niso VHDL, vendar opredeljena po VHDL,
in morate uporabiti točno tako, kot je določeno (višje ali male)
bis

 

[amir81]

VHDL ni velike in male črke.Edina izjema so določene vrste podatkov, kot so "U", "Z", "X", itdMorate uporabiti velike črke za dodeljevanje teh vrednot na signale.

 

[maharshi_qis]

ya ... VHDL ni velike in male črke, kot so Verilog ... nekateri prevajalniki naredil za Z in X..