Insetion zamude in skew of Clock

[sharu]

Kaj pa, če Insertion zamudo in skew of Ura je tako več, kot je določeno?Kaj se bo zgodilo z obliko?

 

[Memphis]

Kolikor jaz vem, da bo to časovno konvergence postanejo trši .... Upam, da je to koristno ...

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[linuxluo]

živjo,
Mislim, da v večini design, samo oskrbo lokalnih skew.

 

[semiconductorman]

Insertion zamuda je prav tako zelo pomembno, ker če u poskušamo čas zaprtja celotnega ic potem ok.ampak če u so zapiranje lets reči modul, ki bo sedel na polno ic.PLL se običajno uporablja za izdelavo ure distribucijo ...glejte zdaj, kaj bo problem priti, če ne izpolnjujejo ustreznih vstavljanja takoj!!

 

[funzero]

Ko povzemanje, oblikovanje overconstrained morda 10%.ste rekli, da je daleč.
Mislim, da bi raje ponovno sintezo, da izpolnjuje svoje časovne omejitve.

 

[power-twq]

Če skew je večje, potem podatki preide iz enega registe odvodnem drug register

bo izgubljena zaradi deleža časa kršitev.

če vstavljanje zamuda prevelika, da je vaša hitrost čip commnuicate z drugimi

Čip bo zelo počasno.sharu wrote:

Kaj pa, če Insertion zamudo in skew of Ura je tako več, kot je določeno?
Kaj se bo zgodilo z obliko?