impulzov generacije (100kHz frekvenca 40% Duty Cycle)

[SRIDHARG]

hočem za izvajanje enega za enosmerni tok za dc pretvornik .. za to, moram dobiti vlak impulzov, da vklopite stikalo MOSFET ... tako plz daj mi kodo v VHDL (100kHz frekvenco, na to 40% ontime ... 60 % off čas za vsak pulz )..... ali kažejo, kako lahko dobim impulzov z uporabo Xilinx bloki .... plz mi odgovori čim prej ...

 

[hamed_sotoudi]

Hi je zelo preprosta. opredelitev subjekta in povezati ura 1 MHz in je signal visoke za 4 ure, čas in jo nastavite nizko za 6 uro obdobju.

 

[m_kartik]

Kakšna je frekvenca vašega vhodnega signala ura?

 

[hamed_sotoudi]

knjižnica IEEE; uporabo IEEE.STD_LOGIC_1164.ALL, uporaba IEEE.STD_LOGIC_ARITH.ALL, uporaba IEEE.STD_LOGIC_UNSIGNED.ALL, subjekt PWM je vrata (CLK: V std_logic; Pulse: od std_logic); konec pravne osebe; Architecture vedenjske PWM je začela glavna : proces (CLK) spremenljivka števec: std_logic_vector (3 downto 0): = (drugi => '0 '); začeti če CLK = '1' in potem, če clk'event count <X "4", potem impulza