Iščete delitev (celo število) v VHDL

[yodathegreat]

Hi All, iščem delitev (celo število) v VHDL, vendar v mnogih ciklu. (Pipilned), ker je moj delitev v enem ciklu je zelo zelo exprensive na moji FPGA. Običajno je premik in odštevanje način. Lep pozdrav

 

[eda_wiz]

http://www.csee.umbc.edu/help/VHDL/samples/samples.shtml # div_ser poskusite to prosim