HDLC-IP

[7rots51]

Zdravo

Rabim nadzornika HDLC IP c0re. Sem videl enega v openc0res.com, vendar rabim nove, je bolje biti v verilog.

adijo

 

[cganeshprabhu]

HI,

Tukaj je projekt v celoti HDLC.Ampak v VHDL.

S spoštovanjem,
GP
Oprostite, toda morate prijavo na ogled te priloge

 

[etherboy]

www.opencores.org obstaja nekaj stvari o HDLC v njej

 

[kairimai]

3qUseless post.Opozorilo!--
makswell

 

[Black Jack]

cganeshprabhu wrote:

HI,Tukaj je projekt v celoti HDLC.
Ampak v VHDL.S spoštovanjem,

GP

 

[hoangde]

Iščem ga

 

[calvinhorng]

Sprašujem se, kdo je preizkušen kodo povezavo s komercialnimi HDLC?

 

[shangool]

Živjo,

Sem naredil, ampak mislim, da bi bolje opravi svoje delo sami, razen če boš plačal.Kakorkoli že jaz sem povzema moje delo (Izvajanje oddajnik HDLC z FPGA) na papirju.Takoj ko sem lahko pripravi, ga bom spodbuda to vam.

Bodi uspešen,

 

[vijayanand_ME]

da ne deluje pravilno ..
V Open jedra HDLC code ...zadnji bajt postaja ponovi v prenosu, da je za 7 bitov ..
V .. post ProjectTest klop podatki woring redu ..

, 0x00.

Če i pošljejo 0xFF, 0 xff, 0x01, 0x00 potem rezultat 0xFF, 0xFF, 0x00,
0x00.
Vsak od teh problemov se srečujejo?