J
jsnsatyam
Guest
Pozdravljeni vsi,
Imam vprašanje v zvezi z decap celic celic @ 65nm in pod tehnologij.
Pravijo, da bi se navzkrižno povezana decap, vrata decap, debelega oksida decap?
1), vendar kdo mi lahko poveste, ki decap celice se trenutno uporabljajo, medtem ko oblikovanje in se uporabljajo na fizični Design tok VLSI, ki jih P & R orodja, kot so IC Compiler ali Encounter?
2) Če kdo lahko priložite podporo fig za shematski razporeditev decap celice in kako povezani v P & R orodje, potem bi bilo bolj koristno tudi.
3) V zadnji konec tok, decap celic vstavljanja se zgodi, na kateri fazi?Sredstva se to stori, medtem ko delaš floorplanning / moči načrtovanje ali je to, da je čas, ko zmrzniti po poti v p & r orodje, potem bi mesto teh decap celice.Sem zmedena videti več toliko dokumente na voljo v internetu!Pravilna navodila je resnično cenijo.
Hvala vnaprej,
JSNSATYAM
Imam vprašanje v zvezi z decap celic celic @ 65nm in pod tehnologij.
Pravijo, da bi se navzkrižno povezana decap, vrata decap, debelega oksida decap?
1), vendar kdo mi lahko poveste, ki decap celice se trenutno uporabljajo, medtem ko oblikovanje in se uporabljajo na fizični Design tok VLSI, ki jih P & R orodja, kot so IC Compiler ali Encounter?
2) Če kdo lahko priložite podporo fig za shematski razporeditev decap celice in kako povezani v P & R orodje, potem bi bilo bolj koristno tudi.
3) V zadnji konec tok, decap celic vstavljanja se zgodi, na kateri fazi?Sredstva se to stori, medtem ko delaš floorplanning / moči načrtovanje ali je to, da je čas, ko zmrzniti po poti v p & r orodje, potem bi mesto teh decap celice.Sem zmedena videti več toliko dokumente na voljo v internetu!Pravilna navodila je resnično cenijo.
Hvala vnaprej,
JSNSATYAM