Get pozitivno stiskani z Design Compiler

[tony_taoyh]

Živjo,

Dober dan.

Za uporabo sinteze Design prevajalnik, da ni nobenih možnosti
pustiti sintezo dobili pozitivne ohlapnost?

Na primer, želim najslabše ohlapnost za 0,15 ns,
kako zadobiti to?

Prosimo, ne uporabljajte "set_clock_uncertainty" zapoved.

Hvala veliko.

 

[honeyxyb]

lahko ustvarite s ura je obdobje, krajše od 0.15ns dejansko obdobje.

 

[tony_taoyh]

To je enako kot set_clock_ncertainty.

V Ambit, obstaja ena možnost:
do_optimization-Neživahen 0.15.

do_optimization = optimističen v DC.Hvala.

 

[haosg]

set_critical_range 0,15 bo prevajalnik za cosider poti, ki je manj stiskani 0,15
za kritično pot in narediti več za optimizacijo.