fiksne točke podpisala množenje

[siva_7517]

Hi, Jaz sem trenutno počne FFT za 8 točko. V bistvu, imam problem v fiksni točki množenje, saj je razširjena znak malo pred dodajanjem. Nimam pojma o tem, kako pisati to v Verilog kodo. Poskušam s to kodo Verilog: dodelite = B * C, vendar daje napačen odgovor. Primer izračuna je prikazan spodaj: ----------------- 1,110 ____________ -0,25 B -------------- x 0,110 ____________ 0,75 C - ---------------------- 0000 ----------- ---------------- -111110 -------------------> podaljša znak bit ------------ 11110 ------------ ---------> podaljša znak bit ----------+ 0000 ------------------------- ---- ---------- 11110100 _______________-0,1875 Ko bomo fiksne točke množenje je dodatni znak, bit v vstavi pred dodajanjem poteka. Imam težavo, kako intepret to v verilog.thanx Siva

 

[steven852]

Primer razširitve znak: vnos [07:00], b, reg [08:00] signed_a, signed_b; vedno (.. kaj ..) začne signed_a = {[7],}; signed_b = {b [7], b}, .. nekaj drugega konca

 

[siva_7517]

Hi, Hvala za vodnik. Jaz sem malo zmeden v kodiranje na operaterja združevanje, ki so bili uporabljeni. Lahko dobim razlago o tem? Hvala vnaprej Siva

 

[steven852]

Združevanje operater združuje MSB z (in b) z obliko, da 9-bit vrednost. Na primer = 8'b1000_0111; {[7],} = 9'b1_1000_0111;