ethernet dekoder

[senthil_uk2003]

lahko vsak od pomoč mi oblikovati Ethernet sprejemnik za dekodiranje TCP / IP pakete z napravo in ciprese CPLD VHDL

 

[bibo1978]

nič ne imenuje ethernet dekoder!obstaja ethernet MAC in PHY.

Ethernet MAC se lahko izvajajo v FPGA, lahko izvaja z uporabo FPGA 10/100Base-T enthernet "ena velika" in PHY.
PHY se lahko izvajajo v visoko koncu FPGA za gigabitni ethernet "Virtex-II PRO, Virtex II Prox"
Niether od njih "PHYor MAC" lahko implmented v eni CPLD z obstoječo tehnologijo.

 

[Davorin]

No .. bi mogli namestiti nekaj osnovnih okvir, ki prejme v to všeč, podpisan v:

hxxp: / / www.fpga4fun.com/10BASE-T.html

Vendar pazite, da ne TCP / IP handling (o;

 

[mikel262]

Oblikovanje TCP / IP v VHDL ni nepomembna, ponavadi samo MAC plast se izvede v HDL in TCP / IP v programsko opremo (na voljo tudi za 8 bit micros: npr. UIP).
MAC plast ne potrebuje zelo velik FPGA, sem oblikoval popolnoma funkcionalno MAC krmilnik half / full duplex hitrost 10/100M, da se prilega 600-700 Virtex rezine.

Vendar, tukaj lahko najdete IP stack v VHDL:

http://arco.unex.es/dsr/store/xsv/VHDL% 20IP% 20stack/stack.htm

 

[Ramesh]

Hi mikel262h ** p: / / arco.unex.es / DSR / trgovina / xsv / VHDL% 20IP% 20stack/stack.htm

povezava ne deluje.Vsak nadomestni link?

 

[Davorin]

To je original link:

hxxp: / / www.itee.uq.edu.au/ ~ peters / xsvboard / stack / stack.htm

Vsi drugi so lokalni nedokončanih ogledala ...