delimo s n (5,7 ...) števec

[logic_gate]

hello, lahko kdorkoli prosim dajte mi kakšno idejo o delimo z N (lihe: 5,7,9,11) števec. Moram oblikovanje z uporabo Verilog. hvala

 

[nand_gates]

Če iščete generičnih rešitev, nato pa checkout 8254 chip dokumentacijo. Če potrebujete posebnih rešitev, nato pa poiščite binarne modele števec. npr. če boste morali razdeliti za 5 design števec, ki bo štela 0-4 v bianary, bo na splošno MSB ali drugem MSB od bianary števec vam potrebno razdeliti izhodni CLK. Upam, da to pomaga!

 

[s0shinde]

Vzorec delimo s 5 krog

 

[nand_gates]

Tukaj je generično razdeljen ure ustvarjen modul! To bo ustvarilo nere 50% časa za lihe vrednosti divider kot v 8254. Upam, da to pomaga!

 modul delilnik (/ / izhodi output_clk, / / vhodi CLK, reset_n, deli), vhod CLK, reset_n, proizvodnja output_clk, vnos [07:00] razkoraka, reg output_clk, reg [07:00] števec; žice ld = (deli [0])? ((Output_clk) (števec == 1): (števec == 0)?):; (! Reset_n) (števec == 1) Vedno @ (posedge CLK ali negedge reset_n) začeti če začne števec